外観写真

オリジナル回路図
シリコニクス社のデータシートより

外　　観

 


ＭＲＦ１３６Ｙの広帯域回路例
　データシートより

謎の回路（笑）
見る人がみたらアホさかげんがわかっちまうけど（大笑）

＜リンクコイルの巻き数＞　【2012.6.17】

　実は、自作を再開して、マルチバンドTRXを作り始めた頃、１０Kタイプにコイルを巻くときには、リンクの巻き数が多いなぁと思っていました。参考文献としては、ふるーいCQ誌の１９８１年7月号のJA6BI　故　田縁昭　大OMの記事「３．５−５０MHｚモノバンドトランシーバー」に載っていた「FCZコイルとその巻き数」なる数表でした。

　自作を再開した、１９９０年代後半は、この表のとおりに巻いて、４ポールのBPFを作るとロスが多く、特性が芳しくなかったので、時に応じて、リンクコイルの巻き数を減らして対処していたような記憶があります。しかしながら、当時は測定器といえば、自作のスペアナとオシロスコープしかなかったので、たまたまリンクコイルの巻き数を減らして、それっぽい特性になれば、「まぁ、いいか」とあまり考えないで、大量のBPFを作っていたことになります。

　今回、真空管アップコンバージョンTRXを作るにあたって、TRX共用BPFを５０Ωインターフェースでつくり、TXのプリドライバーの入力はハイインピーダンスの同調回路を使うことになりそうです。この昇圧のための単同調コイルのリンクの巻き数って、けっこうまじめに考えないと、インピーダンスマッチングが難しいだろうなぁ・・・と考えていました。

　ということで、VNWAもあることなので、同調コイルの一次側からみたインピーダンスを測ってみることにしました。

各バンドのコイル達
５０MHｚは参考用

　各バンドに同調させた状態で２次側には１００ｋΩの抵抗（真空管の入力回路のつもり）を同調用のCに並列に抱かせました。一次側のリンクコイルにSMAコネクタをつけてS11についてみています。それぞれ、リターンロス（ｄB）、入力インピーダンス｜Z｜、Real｜Z｜、Image｜Z｜を併記してあります。同調CはFCZコイルの指定値です。巻き方ですが0.08ｍｍのポリウレタン線で、まず同調側を一番下の溝に巻き込み、その上にリンクコイルを巻くという方法です。結合度を高める巻き方を採用しています。

　以下がそれぞれの特性図です。

３．５MHｚ-２ｔ

　まずは３．５MHｚですが、リンクコイルが二回巻きで｜Z｜は６６Ωとほぼ５０Ωに整合してしまいました。これは幸先がいいです。同調点ではImageが無くなるはずですが実際にはすこし残留している「ように」見えます。これは周波数分解能の影響でしょう。スパンを狭めれば、同調点でゼロ近辺になるのが分かるはずです。

　このバンドではオリジナルのFCZコイルは一次側に７回巻きなさいと指示があるようですが、５０Ωインターフェースとしては、多すぎます。２次同調側をTR回路の負荷回路にして、リンクコイルでTRのベースにインターフェースするという考え方で設計されていたのでしょうか？

７MHｚ-２ｔ

　次は７MHｚで２回巻いた状態です。これだと｜Z｜は１３６Ωとミスマッチの様相を呈してきます。

７MHｚ-1ｔ

というところで、一回巻きにすると、今度は低くて、｜Z｜は４１Ωです。リターンロスを考えると、このあたりでも５０Ωインターフェースとしては十分良好だと考えられます。

１４MHｚ-２ｔ

今度は１４MHｚの２回巻きでです。｜Z｜は１５２Ωで、７MHｚと似たような値です。

１４MHｚ-1ｔ

　というとことで、一回巻きにすると、｜Z｜は４４Ωと、殆ど整合状態になります。めでたいことです(笑）。

２１MHｚ-２ｔ

次は２１MHｚの２回巻きです。うーん、｜Z｜は２９３Ωに跳ね上がってしまいました。これはきつい。

２１MHｚ-１ｔ

　して、１回巻きにすると｜Z｜は８６Ωとなって、ちょっと整合にはきついなぁーーということですが、これ以上、巻き数を減じられませんので、ここで手を打つことにします。リターンロスは１１ｄB近辺ですから、追い込めているとはいえません。

５０MHｚ-１ｔ

　参考までに５０MHｚも測ってみました。１回巻きでも２００Ω以上になっちまって、「あれあれ」です。

５０MHｚ-０．５ｔ

　ということで、おきて破りの０．５回巻きということで、半分巻いてピンは同調回路のつながる３本ピン側の真ん中ピンに出してみました。そうすると、なにやら、５８Ωくらいまで来ますが、Image｜Z｜の対周波数非対称性が出てきて、すこしひしゃげています。でも使う上では問題はないのじゃないかと思います。

　さて、VNAだけでなく、本当に整合しているのかを見たいのと、あとは、どのくらい昇圧比が取れるのか気になったので、SSGとオオシロを使って直接信号波形を観測しました。もちろん、オシロのプローブの入力容量の補正の調整はしてあります。

上表がその結果ですが、２１MHｚを除いて、オープン時の電圧がSSGをリンクコイルに接続したときの電圧の約２倍になっているので、おおよそ５０Ωに整合していると考えていいのでしょう。２１MHｚは先のVNA結果（８６Ω）からSSG接続時のリンク側電圧が高くなってしまうのは仕方がないでしょう。その結果、昇圧比もあまり取れなくなってしまうようです。

　以上の結果をみるとVNAから求めたリンクコイルの対５０Ω最適値は、公表されている値とずいぶん離れていることが分かります。今回は冒頭に書いたように、真空管アップコンバージョンTRXの共用フィルタが５０Ωインターフェースなので、それから、プリドライバーに損失無く整合させるために、単同調回路のリンクについて、すこし突っ込んでみてみました。ただ、これは、いろいろなところに応用が利くので、TRXの項目からはずして、実験のページに置いておくことにします。

＜リレーによるＢＰＦの切り替えに関する実験＞　【2012.12.22】

　真空管ＵＰＣ機の受信時にローカル信号のサイドバンドノイズに注意しなければならないことをここで述べました。これをやっつけるために、更なるＢＰＦを追加して、受信感度を適正化することに着手しました。

　あまり乗り気がしないのですが、これを突破しないと面白いアイテムに進めないので、なかば強制労働に、駆り出されるがごとく工作机に嫌々向かっています。 なんせ、このマルチバンドのＢＰＦっちゅうのは作るのが億劫です。スペアナ＆トラジェネがあれば、特性を整えるのはあっという間なので、この点は苦労がな いのですが、コイル巻きがなんといっても気乗りしない工作の最右翼でしょう。特に、ＤＷＭさんフィルタだと、Ｌはインダクタンスが多くなりがちなので、 取っ掛かりでめげてしまいます。トロイダルコアに４０回巻いた奴が１バンドで３つも必要なんて、悲鳴があがります。それをマルチバンドで作るって？いやーー大変です。なんとか楽しくやる工夫って無いもので しょうかねぇ（苦笑）？

　ところで、今回、今まで何の思い入れも無く作っていたリレー切り替え式のマルチバンドＢＰＦブロックですが、少し原点に立ち返ってみようと思いました。と いうのも、単独ではすばらしい特性を誇るＤＷＭさんフィルタとかも、ＲＦの特性保証の無いリレーで切り替えるとどの程度、特性が劣化するのかをある程度体感したいと思ったからです。


　今回は、リレー回路でどの程度アイソレーションが取れて、その不全性が実際のＢＰＦにどのように影響するのかを見ることにしました。というのも、切り替え リレー回路の配線はどうにもＲＦ的には満足の得られるものではなく、インピーダンス整合もへったくれもないからです。今までに何度と無く、それこそ１０ユ ニットでは足りないくらい、このリレー切り替えマルチバンド（５〜８ｂａｎｄｓとか）のＢＰＦを作ってきましたが、あまり注意を払っていませんでしたか ら。

仰向けリレーによる切り替え回路の写真

やにが取ってないので汚いですがあまり突っ込まないでください。
無水アルコールで取ればきれいになります（笑）

ということで、従来どおりの作り方の「リレー仰向け実装方式」（↑上図）と「リレー四つんばい実装方式」（↓下図）について特性を見ることにします。仰向け方式はいままで何度 となく作った工法です。リレー端子を上向きに配するので、配線そのものは楽になりますが、いかにもアイソレーションが悪そうな実装法です。四つんばい方式 では、信号配線を短く、それも、アースで囲まれたカッティングプレーンを作るので、生基板をカッターで切り抜く面倒さはありますが、配線も短く、なんとな くスマートにまとまります。ただし、リレーと基板の間には、セラミックのバイパスコンデンサをあらかじめ+１２ＶとＥ端子間に実装し、+１２Ｖの引き出し 線も付けた上で、基板への実装順が制限されます。また、すでに実装したリレーの調子が悪くなると、交換が容易ではありませんね（笑）。

四つんばいリレーによる切り替え回路の写真

やにが取ってないので汚いですがあまり突っ込まないでください。
無水アルコールで取ればきれいになります（笑）

四つんばいリレー回路を軽くシールドした図

　さて、追加ですが、上図は、後になって考えると、無用なことだと認識したのですが、当初は仰向け実装方式の場合、配線長が長いので、干渉を受けやすいのかと思い、シールドしてみた図です。少しはアイソレーションに影響するかと考えて、サクっと作ってみました。

仰向けリレーによる切り替え回路と同シールドした回路のアイソレーション

　まずは仰向け方式とそのシールドした回路の比較です。、こんな簡単な切り替え回路のアイソレーション特性です。５０ＭＨｚで-38ｄＢ近辺ですね。こんな回路でもＨＦでは４０ｄＢも取れているのですから、まぁ、周 波数をうまく選べば使えるＳＷだということができるでしょう。Ｓ１１とかＺｉｎとかはこのあと考えていくことにします。んで、このリレー群にシールド を施してみました。これは、主に、ＳＷ回路が、外部から干渉を受けないか、また、ここから不要波を発射しないかという観点で重要と思い、アイソレーションにはあまり影響がないかな？と思っていましたが、そのとおり、ちょっとは改善しますが、全域で0.3〜0.4ｄＢほど改善するにとどまりました。上図は、実はシールド有り無しの特性の二本を表示していますが、重なってしまっていて差は殆どありません。

仰向けリレーによる切り替え回路と同四つんばいリレーによる切り替え回路のアイソレーション

　同じように、リレー実装で端子面上向き（仰向け）と下向き（四つんばい）の差を見てみました。びっくりすることに、これも、殆ど同じなのです。殆ど重なってしまっています。０．数ｄＢ はあるのですが、事実上差は無いと考えていいでしょう。ということは、作りやすい方を選べばいいわけで、今までは、端子面上向きで作ってきましたが、下向 きのほうが、基板カッティングの手間はありますが、配線が少ないので、製作時間はかからないような気がしています。

リレーのアイソレーションと全体回路のリークの関係

　実はアイソレーションってどのようにＢＰＦに利いてくるのか、漠然としか考えていなかったのですが、上の図のように因数分解してみました。あるＢＰＦの帯 域外減推量がリレーのアイソレーションの劣化によってどの程度影響を受けるかを示しています。例えば、Ｆ＝１６ＭＨｚのＢＰＦ（７ＭＨｚ用）で 周波数がＦｍのときの減衰量は、裸のＢＰＦのときに比べてどのくらい劣化するでしょうか？これを実際に計算すると

ＢＰＦ（３．５ＭＨｚ用）　　のＦｍの減衰量はＡＴＴ（＠Ｆｍ）、ＳＷのアイソレーションはＩＳＯ（＠Ｆｍ）*２
ＢＰＦ（５０ＭＨｚ用）　　　のＦｍの減衰量はＡＴＴ（21）、ＳＷのアイソレーションはＩＳＯ（＠Ｆｍ）*２
ＴＨＲＯＵＧＨ　　　　　　　の＠Ｆｍの減衰量は０ｄＢ、　ＳＷのアイソレーションはＩＳＯ（＠Ｆｍ）*２
　　＠Ｆｍとは「周波数Ｆｍにおいて」とします。

　の合計の漏洩量になります。一番厳しいのは、当該周波数で減衰の無いＴＨＲＯＵＧＨ系で、ＩＳＯ（＠Ｆｍ）の２倍の漏洩量（ｄＢ）が信号に加算され て劣化することになります。それでも、例えばＦｍが１００ＭＨｚのときは減推量は−３２ｄＢありますので−６４ｄＢ程度の漏洩量（フロア）が加算されれることになります。他のＢＰＦ系からの漏洩量はそのフィルタの当該周波数の減衰が加わる（デシベル加算）ので、リレーのアイソレーショ ン経由で漏洩してくる成分は無視していいはずです。

　ということで、まぁ、ＴＨＲＯＵＧＨ系がない場合は、このように漏洩に関してリレーのアイソレーションはあまり気にしないでいいのではないでしょ うか？ということが見えてきます。次にこれを実証するために、以下に、裸のＢＰＦとそれを切り替え回路を経由した場合の特性の変化を見て見ましょう。

ＢＰＦ単体の特性

　上図は裸のＢＰＦで中心周波数は５０ＭＨｚ（５９ＭＨｚのつもりが、最初は５０ＭＨｚにチューンしてしまった（笑））の場合のＴＧ/スペアナ直結の場合の様子です。

ＢＰＦを切り替え回路に挿入した場合の特性

これは、そのＢＰＦを切り替え回路に実装し、５０ＭＨｚ以外のＢＰＦは実装しない場合です。先に書いたとおり、１００ＭＨｚあたりにリークと思われる盛り上がりが出てきます。

外付けのＬｏｃａｌ用ＢＰＦ回路の様子

　ということで、全体をシールドケースに実装してみました。各バンドＤＷＭさん３連フィルタと１４/２１ＭＨｚ用に関してはＴＨＲＯＵＧＨになっています。もちろん、ＴＸ時もＴＨＲＯＵＧＨになるようにロジックを組んであります。

外付けＢＰＦ（５０ＭＨｚ用）の総合特性と残留リーク

　この状態で入出力をＴＧ/スペアナで測ってみます。上図は５０ＭＨｚ用（Ｌｏｃａｌは５９ＭＨｚ）ですが、まず、バンドを選ばない場合のリークを見ると上図のＬｅａｋという線に見えるように、８０ＭＨｚまでは７０ｄＢほどのアイソレーションを確保していますが、９０ＭＨｚになると−６０ｄＢくらいに劣化してまいました。まぁ、このレベルのリークは覚悟しないといけないのかもしれません。

外付けＢＰＦ（３．５ＭＨｚ用）の総合特性と残留リーク

　同じように、３．５ＭＨｚ（Ｌｏｃａｌは１２．５ＭＨｚ）の様子を示します。リークに関しては、５０ＭＨｚ用と同じ特性になります。これで、リレーのアイソレーションと、切り替え回路のリークの関係がなんとなく分かったような気がします。

　今回の検討は他愛も無いことを長々と書きなぐってしまいました。一見つまらない作業でも、原点に返って検討してみると意外な発見もありますね。このように、何事も前向きに取り組んだほうが得られるものは大きくなるなぁ・・・という結論にしておきましょうか。

＜Ｓｉ５７０ってどうよ？�@＞　【2015.9.4】

　何ヵ月もＴＲＸ３０５の同じネタというのも飽きてきたので、寄り道を一つ・・・・・。昔に仕入れていたデバイスの話です。

　Ｓｉ５７０というチップが部品箱に眠っていました。これは、実は数年前にＦＰＧＡをいじり始めたころに、なんでも非常にpurityの高いクロック生成ができるデバイスとして、ダイレクトサンプリングのディジタルＲＸを作っていた界隈では、超有名だったようです。私も興味を持って、２００９年頃だと思いますが、３個で１万円近くしましたが、デジキーから購入してありました。

　その後、ＦＰＧＡ弄りが冬眠に入ってしまったために、殆どうっちゃっておいたのですが、実は、ここで、このＳｉ５７０を弄ろうかと考えた痕跡があります。しかしながら、当時はゆっくりといじる余裕がなくて、「時間があるときに置き換えればいいや」と、ＡＰＢ−３の拡張器のローカルには、なんとクリスタルクロックモジュールの逓倍なんていう野蛮な荒業を採用していたのです。

Ｓｉ５７０外観

　Ｓｉ５７０の中身に関しては、正直、今でも驚嘆しています。５ＧＨｚ帯のＤCＯを内蔵のＸＯにディジタルＰＬＬを掛けたと言ってしまえばそれまでですが、こんな小さなチップにこれらを一括して搭載してあるのは、まっことすごい仕掛けだと脱帽です。まぁ、本記事はＳｉ５７０の称賛記事じゃないので、その辺で切り上げて、まずはこいつを使ってみることにします。

　さて、懸案のＴＲＸ３０５の外回り製作も大詰めを迎えており、先が見えたので、この遊びに取り掛かるわけですが、Ｓｉ５７０は、ＡＰＢ−３のローカルＯＳＣとしては、これ以上のデバイスは無いという代物だと一時は思っていました（本当はＳｉ５７１の方が同期系を作るには好都合ですが）。なので、まずは、ローカルとしての構成を考えてみます。

　実のところ、ここでは、ローカルにクロックモジュールを逓倍しているので、ローカルとしての余計なスプリアス（８０ＭＨｚの整数倍）が抑圧できていませんが、今回は、必要な８０、１６０、２４０ＭＨｚを直接発振できるので、その点はかなりの改善が見込めると思っていました。

Si570実装図

左にAVR　右の銅板中央にSi570



　　

回路図

　ということで、いきなり回路図と外観に行きます。コントローラは１００円ＡＶＲのＡｔｉｎｙ２３１３で、これに、３ビットのバンド選択入力を持たせて、それに応じて発振周波数を変えるだけの単純な構成です。なので、ＡＶＲのポートも空き空きです。まずは、Ｓｉ５７０の動かし方の基本を押さえましょうということで。ＡＶＲは３．３Ｖで動作させて、Ｓｉ５７０へのＩ２Ｃインターフェース（５Ｖ⇔３Ｖ）を省いてしまって直接接続しています。このように、ＡＶＲに高速動作が要らないので、Ｓｉ５７０と同じ動作電圧にすることでインターフェースの簡易化が出来ます。

　外観も至ってシンプルで特筆すべきところは有りません。強いてあげるなら、制御ＡＶＲとＳｉ５７０のアース系統を一点で接続したのと、ＳＩ５７０の接続されるアースの面積を確保し、また、あちこちのＷＥＢに見られるようにＳｉ５７０はひっくり返して実装したことくらいでしょうか？ノイズ混入を避けるために電源レギュレータはＳｉ５７０とＡＶＲで別系統としました。

　さて、動作に移りますが、こいつは、けっこう面倒な周波数設定が必要になってきます。ＤＤＳのように、周波数制御はＳｉｆｔｏｕｔ文一行で送り出せば、「一丁上がり」というわけにはいきません。おまけに、周波数変化範囲が大きい時は、都度ＤＲＯをフリーズさせて設定条件変更をしなくてはなりません。そのあたりは、マニュアルとこの記事を参照すると大体のところは解ります。（しかし、なんでこんなに面倒なのかの理由はワカリマセン：笑）　これをもとに、簡単に「動かし方」を下記に書いておきます。もっとも、先のＨＰの記述を始め、あちこちに先例があるので、そちらを参考にされたほうが、実際には役にたつと思います。私も、ＤCＯフリーズと新Ｆ設定のくだりはこちらを参考にさせていただきました。

＜＜＜周波数設定動作＞＞＞

I2cadを＆HAAに設定　　　　　　　　　　　　　　　　（I2cをSlaveに、アドレスを＆H55とする）
I2ｃregが１３７でI2cdataを＆H10に設定　　　　　（フリーズ）
I2cregが７〜１２で周波数データ書き込み
I2ｃregが１３７でI2cdataを＆H00に設定　　　　　（フリーズ解除）
I2ｃregが１３５でI2cdataを＆H40に設定　　　　　（新周波数アクティブ）　　　　

　以上、I2C関係のコンフィグレーション、ピン設定は除く

　で計算された周波数を書き込むことができます。

　さて、単一の決まった周波数の設定ならば、面倒なレジスタ設定を数回行えばできるので、大したことは無いのですが、これをロータリーエンコーダー等で連続可変にするには、少々面倒です。なので、この検討は、基本的なＳｉ５７０の実験が終わった後に実施したいと思います。

　以下に各周波数におけるスペクトラムを示します。

８０MHｚの発振スペクトラム

SPAN:5kHz 　RBW:20Hｚ





８０MHｚの発振スペクトラム

SPAN:500ｋHz 　RBW:300Hｚ





８０MHｚの発振スペクトラム

SPAN:5MHz 　RBW:3ｋHｚ





８０MHｚの発振スペクトラム

SPAN:１GHz 　RBW:10ｋHｚ





１６０MHｚの発振スペクトラム

SPAN:5kHz 　RBW:20Hｚ





１６０MHｚの発振スペクトラム

SPAN:500kHz 　RBW:300Hｚ





１６０MHｚの発振スペクトラム

SPAN:5MHz 　RBW:3ｋHｚ





１６０MHｚの発振スペクトラム

SPAN:１GHz 　RBW:10ｋHｚ





２４０MHｚの発振スペクトラム

SPAN:5kHz 　RBW:20Hｚ





２４０MHｚの発振スペクトラム

SPAN:500kHz 　RBW:300Hｚ





２４０MHｚの発振スペクトラム

SPAN:5MHz 　RBW:3ｋHｚ





２４０MHｚの発振スペクトラム

SPAN:5MHz 　RBW:3ｋHｚ

　これをみると、まず、第一に引っかかるのが、広帯域におけるスプリアスの存在です。＋−５ＭＨｚくらいの周波数幅においては顕著なスプリアスが見当たらず、そのことは「Ｓｉ５７０は近傍スプリアスが少ない！」とあちこちで言われている通りのようです。ただ、この図に見られるように、広帯域に目をやると、必ずしもＤＤＳに較べてアドバンテージがあるのかどうか、良くわからなくなってきます。最初は、本当にＳｉ５７０の生成するスプリアスか？と疑問を持って、制御ＣＰＵであるＡｔｉｍｙ２３１３の動作を止めたり、挙句の果てには、制御ＣＰＵ回まわりの電源を落したりしてみましたが、この様子は変化ありませんでした。尤も、Ｓｉ５７０の内部構成がディジタルＰＬＬなので、このようなスプリアスが発生する可能性は十二分にありますが。

　一方、近傍のスプリアスは巷間言われているとおり、かなりきれいなものですね。これはＤＤＳに対して明らかなアドバンテージがあります。また、Ｓｉ５７０のスプリアスは、生成キャリアから数ＭＨｚ離れているようなので、ＬＣフィルタでも容易に抑圧できそうなのは、有為な安心材料です。

　ことの序でに、Ｓｉ５７０をＨＦ帯で使う場合の参考として、生成周波数が２０ＭＨｚにおけるスペクトラムの様子を見てみます。

２０MHｚの発振スペクトラム

SPAN:5kHz 　RBW:20Hｚ





２０MHｚの発振スペクトラム

SPAN:500kHz 　RBW:300Hｚ





２０MHｚの発振スペクトラム

SPAN:5MHz 　RBW:3ｋHｚ





２０MHｚの発振スペクトラム

SPAN:200MHz 　RBW:10ｋHｚ

　周波数が低くなると、スプリアスは激減して、広帯域でもかなりきれいになります。ただ、ディジタルＰＬＬなので、スプリアスフリー（ここでは高調波は除くとします）というわけにはいかず、予期せぬ周波数に発生することもあるので、これには注意が必要です。ただ、周波数、レベル的にはＬＣのＢＰＦで抑圧が可能なレベルであることは確認しました。


　さて、このようにスプリアスに関しては、おおよその知見が得られたのですが、この石を使うにあたり、少々懸念があります。というのは、この石の基準発信源の周波数確度が比較的緩いのです。基準発信源のＸＯは１１４．２８５ＭＨｚを発振することになっていますが、規格表を見るとこの確度は、なんと＋/−２０００ｐｐｍとなっています（規格表には極めて密やかに、かつ、しれっと書いてある：笑）。要するに０．２％の周波数誤差を持ちますよということです。これは、Ｓｉ５７０がＰＬＬ構成なので、ダイレクトに生成周波数の偏差になります。例えば１００ＭＨｚの発振では最大で＋/−２００ｋＨｚの偏差があるよと言っています。これって、かなり大きな偏差ですよね。

　温度による変動は私のグレードでは２０ｐｐｍですから、同じく１００ＭＨｚでは＋/−２ｋＨｚとなっています。これは一般的なＸＯとしては許容されるでしょうが、先に述べた確度は基準発信源そのものの偏差ですから、要は水晶発振子の製造偏差なのでしょう。こんな小さなパッケージに作りこむので仕方がないのかもしれません。実際、私のＳｉ５７０も０．０９％の偏差がありました。これで、２４０ＭＨｚを生成すると、真値から２１６ｋＨｚもずれてしまうことになります。Ｓｉ５７０の実験を開始した当初は、２４０ＭＨｚの発振でなんでこんなにずれるのか腑に落ちなくて、往生しましたが、規格表を改めてみてみると、Ｆｘｔａｌのズレであることが解りました。

　ではどうするかというと、もう、これは実測値から補正するしかないでしょう。マニュアルの周波数生成式を見れば、


　　　　　　　Ｆｏ＝Ｆｘｔａｌ×ＲＦＲＥＱ／(Ｎ１×ＨＳ＿ＤＩＶ)


　ですから、Ｆｘｔａｌのずれている分だけ、ＲＦＲＥＱをずらせばいいわけで、簡単に計算はできます。実は、この実験回路も、スペアナの周波数表示を信じて、ラフにＳｉ５７０の発生周波数を合わせこんでいます。もともと、この親機のＡＰＢ−３も、基準発振は温度補償されていない、なおかつ、多分経年変動の規格も緩いＸＯなので、ここだけ目くじらたてて周波数を追い込んでも、あまり意味は無いと考えています。ＡＰＢ−３ＥＸＴＥＮＴＩＯＮは、狭帯域におけるキャリアのＣ／Ｎと２−トーンによるＩＭＤが定量的に見られれば十分で、厳格な絶対周波数確度を求めているわけではないからです（負け惜しみに聞こえますが、そもそも、最初からそういうコンセプトです：笑）。

　と、ここまで、Ｓｉ５７０を弄ってみて、「さぁ、ＡＰＢ−３ＥＸＴＥＮＴＩＯＮのローカル交換だぁ！」ということになるのでしょうか？？？　「？」を三つもつけたのは、実は、今回の用途にはＳｉ５７０は若干問題がありそうだと思ったからです。以下に理由を示します。

　それは、一にも二にも、Ｓｉ５７０の広帯域スプリアスの特性が十分ではないからです。ＸＯの逓倍を採用した今のローカルは、８０ＭＨｚの整数倍のスプリアスがあるが、これは、バンドエッジなので、４０ＭＨｚ帯域のＡＰＢ−３の測定に影響を与えません。しかしながら、Ｓｉ５７０のスプリアスは２４０ＭＨｚ発振で、８０ＭＨｚのような成分（ＡＰＢ−３ＥＸＴＥＮＴＩＯＮのローカルにある）は存在しないが、微小スプリアスが多く、ＡＰＢ３の測定に影響を与える恐れが極めて大きいからです。これでは、わざわざローカルを変更をするメリットが感じられません。

　ということで、実験をしては見ましたが、わざわざ換装するレベルではないなという感触です。野蛮な方法であるＸｔａｌ発振のクロックモジュールの逓倍のほうが本用途には適しているということです。

　ただ今回は、ラフにいじっての感想なので、実装法や何か工夫でスプリアスを減じる対策があるのかもしれませんが、そもそもがＳｉ５７０の利用例が少なく、測定データまで供しているところはさらに限られています。なので、有効な改善手段を見つけることができませんでした。もし、ここに上げたデータは「ＰＷＺのチョンボのため」だと、みっともない（まぁ、よくあることですけどね：笑）のですが、「このようにすれば大丈夫だよ」との知見があれば、是非ご教示いただければ幸いです。

　もっとも、この石の本来の目的はフェーズジッターの極めて少ないクロック源ということですから、このパッケージの小ささで、すごい特性を実現していることは良くわかります。この点に関してはなにも言う事はありません。ただ、ＰＷＺ的な用途全般には、周波数コントロールの容易さ、基準周波数精度を外部から高精度化ができる等の点で、ＤＤＳの方が私の好みに合っています（←あくまで「私の好み」ですが：笑）。

　もちろん、個別の用途毎に判断が異なってはくるとは思います。特に、小さなシステムで生成周波数が高くならないＨＦに使うような場合は、最大で２０００ｐｐｍにもならんとする基準周波数偏差や、周波数設定の面倒くささを勘案しても、用途によっては使う価値はあると考えています。要は適材適所ということでしょうか？

＜Si570ってどうよ�A＞　【2015.9.19】

　Ｓｉ５７０の周波数設定は一言で言って「面倒」です。それは、所与の周波数値（普通は整数の８〜９桁）から、ＲＦＲＥＱを計算するのに、まずは、分周数であるＮ１とＨＳ＿ＤＩＶを設定して、ＲＦＲＥＱが４２．４４〜４９．６１３になる組み合わせを見つけ出します。この組み合わせが見つかったら、ＲＦＲＥＱをＳｉ５７０のデータに適合させるために、複数回の演算（乗除算）を行い、さらには、Ｉ２Ｃバスを通して、いちいちＳｉ５７０のレジスタに８回も書き込む必要があるからです。ＢＡＳＣＯＭでＡＶＲをコントローラとして用いると、ＤＤＳならば、周波数を指定して、位相データの算出のために、一回乗算のあとはShiftout文一行で周波数設定をすることができます。この違いは大きいですね。

　ただし、これも、一回プログラムしておけば、あちらこちらで使うことができるので、面倒ではありますが、とにかくやっておくことにしましょう。

　まずは、面倒なＲＦＲＥＱを生成するための演算です。前提条件として、一回の周波数変化範囲は+/-３５００ｐｐｍ以内とします。これは、例えば生成周波数が１０ＭＨｚ帯では３５ｋＨｚになります。この範囲ならば、ＤＣＯをフリーズさせる必要がない範囲になります。これ以上の変化が一回で必要な場合は、大人しくＤＣＯをフリーズさせてから、周波数設定を行います。

　この場合、Ｎ１とＨＳ＿ＤＩＶはあらかじめ計算してある組み合わせを使います。例えば、ハムバンドのローカル等は、バンドごとにＮ１とＨＳ＿ＤＩＶは異なるでしょうが、それはバンドスイッチの値を読み込むときに、データを設定すればいいでしょう。一方、ＳＳＧのような用途の場合は、所与の周波数から、Ｎ１、ＨＳ＿ＤＩＶのいずれも自動計算して、それから導かれるＲＦＲＥＱをＳｉ５７０のデータに変換しなければなりません。

　以上をまとめると、Ｓｉ５７０の周波数設定の行程は大きく３つに分けることができます。

（１）所要周波数からＨＳ＿ＨＩＶ，Ｎ１の組み合わせを決定する。
（２）上記の条件で計算したＲＦＲＥＱとＨＳ＿ＤＩＶ、Ｎ１を７つのレジスタに配置
（３）Ｓｉ５７０にデータ送出と同時に周波数表示モジュールにデータを送付

　という過程をとります。それぞれ、見ていきましょう。

　まずはＲＦＲＱですが、あまり考えないで「人間の計算するとおり」にプログラムします。アマチュア無線機のローカルのような使われ方であれば、バンド内の周波数変動では、Ｎ１，ＨＳ＿ＤＩＶは変わらないとして、ＲＦＲＥＱを計算します。で、一回設定した周波数からロータリーエンコーダ（ＲＥ）等の信号に応じて、周波数を連続的に変化させる場合は

�@ＲＥから周波数加減パルスが入力されるたびに新しいＲＦＲＥＱを計算する。
�AＲＥから周波数変更パルスが入力されるたびに初期ＲＦＲＥＱ値にΔＲＦＲＥＱ値を加減する。

の二つの方法があります。

　�@は周波数が与えられる毎に面倒な計算を繰り返すという、野蛮な方法です。しかし、直截的で解りやすい案でもあります。今回は、最悪どのくらいの時間がかかるのか試す意味で、まずは極めて頭の悪い方法�@を試してみることにします（大笑）。

　�Aは、例えば、所要周波数変化幅に相当するΔＲＦＲＥＱ値を計算しておいて、初期ＲＦＲＥＱ値に加減算するので、動作が極めて機敏です。ただ、ΔＲＦＲＥＱ値を精密に算出しておかないと、実際の所要周波数変化幅に対する発生周波数と表示周波数の偏差が累増して、「バンドエッジからバンドエッジまで動かした場合、生成周波数誤差を生じる」なんてこともあるかもしれません。但し、演算量が少なく演算スピードが上げられるので、注意して使えば実用性はあると思います。どのくらいの偏差が出てくるかは、演算精度にもよるので、興味のある方が計算で求めてくださいね。私も、もし必要になったら計算してみます（笑）。

　ところで、ＢＡＳＣＯＭ−ＡＶＲでは、豊富なデータフォーマットと演算命令が用意されているので、例え�@でも、あまり考えなくても人間のやるような計算が可能です。しかしながら、Ａｔｉｎｙ２３１３でコンパイルしてみたら、なんと「ＦＬＡＳＨ　ＵＳＥＤ　９５％」なるコンパイル結果を得てしまいました。おいおい、演算だけで２ｋＢ近くもメモリーを食っちまうのかよ。これじゃぁ、この後工程が実装できないじゃないの？ということで、面倒でしたが、Ａｔｍｅｇａ８８を引っ張り出して、プログラムメモリー空間を８ｋＢまで拡張しました。頭の悪い演算を力ずくで実行させようとすると、メモリーが犠牲になるということなのですかね？

　Ａｔｍｅｇａ８８実装の写真

Ａｔｉｎｙ２３１３のＩＳＰや電源レギュレータを利用して、並列にＡｔｍｅｇａ８８ｐを増設
各Ｉ／Ｏは並列接続なので、ＡＶＲはどちらかがソケットに挿入されれば
挿入されている方が動作することになる（笑）

　演算の方法、Ｉ２Ｃレジスタへのマッピングは、先にも述べたとおり、一言でいえば、「人間のやるとおりの作業をＣＰＵにやらせる」だけです。なので、プログラムはあまりにも冗長で、みなさんがご覧になったら「吹きだして」しまうでしょう。でも、これが一番確実なのです。要するに、

�@生成周波数と適応できるＮ１、ＨＳ＿ＤＩＶが決まれば、Ｒｆｒｅｑが実数で計算できます。周波数のみからＮ１、ＨＳ＿ＤＩＶ、ＦＲＥＦを全て割り出すことも可能ですが、それの自動化は今後、必要になったら検討します（←後述のＳＳＧとか作るには必須）。
�AＲＦＲＥＱの整数部を計算し、また少数以下の値に２＾２８を乗じて、整数部を取り出します。
�BこれらをＩ２Ｃレジスタマップ（←ちょっと変態的）に配置して、Ｓｉ５７０に送信

　で終わりです。そんなに難しくないので、みなさんがやってみてください。使う言語によっては、データの扱い方の違いで、思った値が得られないかもしれません。そんなときは、演算の途中結果を、デバッグ用にＥ２ＰＲＯＭに書き込んで検証とか、ＡＶＲの１ｂｙｔｅ出力、あるいはＢＡＳＣＯＭならＳｈｉｆｔｏｕｔ文で４バイト一括にデジタルオシロでキャプチャーする方法、で見る等、皆さんが工夫してデバックしてみてください。この過程も楽しまないと、他人のプログラムをコピーするだけでは、自作の意義が薄れますよ。

　ちなみに演算時間は８MHｚのクロックで、レジスタ配置まで含めても２．８ｍSでしたので、２０MHzのAVRを少々オーバークロックで２５MHｚとかで使えば、１ｍS以下に抑えることができます。

　大したことはない動作なので、本来はプログラム開示をすればいいのでしょうが、そうすると不特定多数からの質問に答える必要が予想され、これは私的には面倒なので原則やりません。ただ、もし、「お顔を存じ上げている方」からの申し出があれば、これはリスクがゼロなので個別に対応したいと思います。

　さて、周波数の設定は
�@初期の周波数設定（バンド設定に伴う動作とか）
と
�AＲＥ等からの周波数可変要求に対応
ではＳｉ５７０の動作が異なってきます。

　�@は、以前、ここで示したシーケンスに従いますが、それで設定された周波数からバンド内チューニング等を行うには、ＤＣＯのフリーズ、デフリーズの動作が不要になりますので、留意ください。

　まず、�Aの動作の検証を行ってみます。結果が以下の図です。

スペアナでスロープ検波して周波数変化を見る

　この図はちょっと説明が要るでしょう。スペアナをSI570の発振周波数「付近」でゼロスパンにして、タイムスイープだけ働かせます。こうすることで、スペアナは単一周波数の受信機とみなすことができます。そこで、スペアナのＩＦフィルタの肩の減衰特性を利用して、入力された、Ｓｉ５７０の信号の周波数変化を振幅変化に「変換」しています。そのように、スペアナの中心周波数をＳｉ５７０の発振周波数からオフセットさせておきます。これは、所謂、「スロープ検波」と呼ばれる古えのＦＭ復調法で、ＡＭ受信機の（アナログ）ＩＦフィルタの減衰域特性を使ったＦＭ検波をスペアナで行わせているわけです。まぁ、ＦＭの直線検波器なんてのがあればいいのですが、所有していないので、こんな便法でチェックをしているというわけです。

　周波数が「設定された通りのパラメータで変化している」のを示すため、５００Ｈｚステップの変化を１０回与えて、またもとの周波数に戻るという動作をスペアナに表示されているわけです。まずは様子を見るために、ゆっくりとスイープ（Ｓｉ５７０の周波数変化もウェイトを入れてゆっくり）させたのが、この図です。まぁ、予定通り、面倒なＳｉ５７０の周波数コントロールが出来ているという図に見てもらえればと思います。

　しかし、ちょっと気になる現象も見てとれます。ステップ周波数変化の時に、周波数スパイクが見えるのです。これは捨て置けません。ということで、今、実現できる全速でＳｉ５７０の周波数を変化させてみることにしました。

　周波数飛びが発生している様子（FREEZE-M処理なし）

　これはウエイト無しでＳｉ５７０に周波数変化をさせた図です。ます、８ＭＨｚの内部クロックでの動作ですが、図に示すごとく、周波数スパイクが出るという事実が明らかになりました。これは深刻ですね。最初は、何か、おかしな動作をしている原因がよくわかりませんでした。しかしながら、ＱＥＸのＳｉ５７０の記事を見ていたら、ＦＲＥＥＺＥ-Ｍというコマンドがあることが書いてありました。Ｓｉ５７０のレジスタマップにデータを書き込むときに生じるスプリアスを抑えるおまじないみたいです。具体的にはＳｉ５７０の新周波数アクティブにするコマンドを設定レジスタに書き込む前にＦＲＥＥＺＥ-Ｍビットをアクティブにして、周波数データをSi570に書きこんだ後に同ビットをインアクティブにするというものです。これを実施してみると以下のようになりました。

　最初の図は周波数が２１MHｚ近辺において周波数を変化させた様子でFREEZE-Mのビット処理なしの状況です。

２１MHｚにおける周波数スパイク（FREEZE-M処理なし）

生成周波数が低いほうが周波数スパイクは小さめ
周波数変化ステップは２００Hｚ




２１MHｚにおける周波数スパイク（FREEZE-M処理あり）

若干周波数スパイクが軽減されている
周波数変化ステップは２００Hｚ

　アトの図はFREEZE-Mの処理をいれた場合です。ただ、まだこれでも不要なスプリアスの発生は完全に抑圧されていません。少しは効果があるようなのですが。もっとも、これはディジタルPLLなのだから、周波数切り替え時にはなんらかの周波数スパイクの応答があっても、別に不思議ではありません。なので、この信号をＳＳＢ受信機で聞いてみると、思ったとおり、この周波数スパイクの影響は殆ど知覚できません。これは考えてみれば自明で、SSBの受信機のような帯域の狭い受信機にこのような短い時間の周波数スパイクが入力されても、受信帯域内に落ち込むエネルギーは通過帯域分のみですから、あまり妨害にならないのでしょう。なので、復調音も聞いてみましたが、このレベルでもSi570を無線機のローカルに使うことは可能だと判断しました。

　ちなみに、数少ないSｉ５７０の測定例のある記事の中で、見つけ出してきたｇ４ｏｅｐのサイトには、RF信号を見た写真が載っています。

RF信号の様子

２箇所のブランクは新周波数をアクティブにするときに発生

　この写真は私が撮った周波数連続可変時のRF信号ですが、NEW周波数設定時に信号ブランクが発生しています。ｇ４ｏｅｐの記事と同じようなので、まぁ、こんなものなのかな？というところですかね。

ここまでいじってきて、Si570に関しては、以下のような感想を持ちました。

�@近傍Ｃ／Ｎが良好なので、狭帯域な特性を重視するＳＳＧの代替として有望。この場合、もしＦ安定度を重視するなら、Ｓｉ５７１を使って、基準発信源に周波数ロックをする必要があるかもしれない。フリーランでは単独の水晶発振の安定度に留まる。

�A小型な外形を生かして、小規模、あるいは小型な無線機のローカルにも有望。周波数安定度がＸｔａｌ並みで良ければ（←ＨＦなら十分でしょう）ＤＤＳに比べて比較にならないほどの小型化が実現できる。

�Bもちろん本来の用途である低位相ジッターの発振器としても使い勝手はいい。

　といったところでしょうか？私はいまのところ、�@の用途に魅力を感じています。ＨＦ〜ＶＨＦ帯のピュアな発振器（Ｓｉ５７０）を厳重シールドして、無線機の感度測定ができるような極めて「漏れ」の少ないＳＳＧを実現するのも一興かと思い始めました。というのも、メーカー製のＳＳＧではマズ実現できない位相雑音特性なので、ちょっと面白いなぁとは考えています。しかしながら、果たして実現するのはいつの事やら？？？ですね（笑）。

　残された課題は、演算、転送時間を含めて高速化し、まともなVFOにするかどうかというところですが、↑に述べたように、SSGとしての利用が面白そうなので、所与の周波数値のみから、Si570のパラメータの全てを決めるためのプログラムを作ろうかと思っています。私がVFO（周波数可変発振器！）として採用するのは、やはりDDSということになりそうですので。

＜追加＞　【2015.10.4】

　今更ですが、メモとして追加で記述しておきます。

　Ｓｉ５７０でＳＳＧとか作るときに、周波数関係の入力パラメータは、周波数値のみにしたいものです。所要とする周波数からＨＳ＿ＤＩＶとＮ１、ＲＦＲＥＱなんかをエクセルで計算してから、ＲＦＲＥＱのレンジを見て、適度な値を選ぶなんて作業を常に手動で行うのは現実的ではありません。なので、これらの動作も自動化しておきましょう。ここまでやってあれば、本気でＳＳＧを作ろうと思っても容易にインプリできると思います。

　アルゴリズムは難しくありません。収束条件はＲＦＲＥＱの許容レンジ（＝DCOの周波数レンジ/内蔵クリスタルの発振周波数）になりますから、これを見つけ出すのが簡単でしょう。エクセルでやってることをＡＶＲにやらせるだけと言っては実も蓋もない無いので、恥ずかしいですが、忘れないように埋め草のつもりで書いておきます。

RFREQの探索

　上図のようにＨＳ＿ＤＩＶの範囲は７個と少なく、また、Ｎ１もせいぜいが６４個しか変数として取りえないので、所与の周波数から、順にＨＳ＿ＤＩＶとＮ１を与えてＲＦＲＥＱを計算し、これが、規定の範囲（４２．４３８〜４９．６１３＝Fdco/Fxtal）になったところで、計算を収束させて、これらのパラメータを固定することになります。

　ＲＦＲＥＱの値が複数発見できる場合もありますが、簡易的には最初に見つかったＲＦＲＥＱを採用すれば、余計な計算をする必要が無くなります。また、一方で、収束条件を満たすすべてのＲＦＲＥＱを見つけて、その中間的な値を採るというアルゴリズムも考えられます。試しに、条件を満たすＲＦＲＥＱで同一の周波数を生成して、近傍Ｃ/Ｎを見てみましたが、あまり変わるところが無かったので（もちろん、全ての可能性を見ているわけではありません。あくまで、「私」のトライした範囲では・・です）、前者の方法でも差支えないと考えています。これなら、やり方を選ぶと、そんなに時間のかかるものでもありません。

　スキャンの方法ですが、まず、Ｎ１をパラメータにして、ＨＳ＿ＤＩＶを変化させてＲＦＲＥＱを探す方（上図横矢印）が、逆の方法（上図縦矢印）より平均的には条件を満たすＲＦＲＥＱが早く見つかるように見えます（証明はしていませんが）。

　この様にして、ＨＳ＿ＤＩＶ，Ｎ１、ＲＦＲＥＱの組み合わせが決まれば、あとは、今までに作成した周波数生成プログラムにRFRQ,HS_DIV、N1を受け渡してＳｉ５７０を動作させれば一丁上がりで、ＳＳＧとかを作る場合のコア部分が出来たことになります。実際にＳＳＧを作るには、テンキー入力、ＡＴＴ制御、ＲＥ入力（必要ならば）また、それらの表示の処理が必要なので、まだ、道半ばですが、これらはいずれも過去に作った資産があるので、簡単に移植が効きます。いずれにしても、入力された所要の周波数値からSi570の全てのパラメータを決めて、Si570を動作させることができたので、課題は達成できました。

　なので、あとは、「ＳＳＧでも作るぞー」、と決心するだけなのですが、当座は他にやることが多いので、ここでＳｉ５７０に関しては一旦切り上げたいと思います（最後はそれかい：笑）。

＜Si5351Aってどうよ�@＞　【2016.6.27】

　このところ、あちこちのサイトでＳｉ５３５１の話題を見つけることができるようになりました。私は、だいぶ以前から、この素子の存在は知っていましたし、全く違う構成ですが、同じく高純度クロックを生成できるＳｉ５７０に関しては、ここで、いろいろ弄っていました。Ｓｉ５７０は、結論から言うと、「まー、無線機のローカルには使えなくもないな」という判断から、ローカルの諸特性としてはより好ましい「ＤＤＳ」のＡＤ９９５２を古の真空管ＲＸ／Ｅｘｃｉｔｅｒに採用しようと思っていました。

　ところが、真空管ＲＸ／Ｅｘｃｉｔｅｒの製作が滞っているうちに、良く訪れている、ＳＳＴさんのブログとNKDさんのブログで、Ｓｉ５３５１AのＦＢなローカルを用いた機器を見るにつけ、「おっと、このチップも一通りのことは理解してからでないと、いつまでもＤＤＳにしがみついていては、時代遅れ？のおっさん呼ばわりされかねないぞ」と危機感を感じて、触手を伸ばすことにしました。

　このチップの製造元のシリコンラボラトリーは、意欲的な製品を昔から出すことで有名でしたが、Ｓｉ５７０を弄った限りにおいては、これを「私のお気にいり」にすることにはできず、Ｓｉ５３５１も少なからず「食わず嫌い」的な印象があったのは否定できません。そうこうしてるうちに、アルディーノの世界では、まさに昔の「自作ＰＣ」を思わせるように、ＣＰＵモジュール、カラー液晶モジュール、Ｓｉ５３５１モジュールを揃えて、スケッチと呼ばれるソフトをインストールすれば、ディジタルＶＦＯが「ハイ出来上がり」という世界になっていました。世界中でディジタルキッズが夢中でソフトを開発してくれたのでしょう、スバラシイ世界になったなぁとびっくりでした。このように受け入れられた理由は、Ｓｉ５３５１が安価で実装が容易であるばかりでなく、あまり無線的（？）な要素が無くて、「クロックジェネレータ」といういわば「ＰＣ的部品」な雰囲気で、ソフトを書けばそこそこ動いてくれる・・・・というチップだからなのでしょう。私みたいなアナログ（アナクロ？）オヤジからみると、こんな小さなオンチップＶＣＯなんか、とても使う気ににならない・・・・なんて偏見を持ってしまうのですが（苦笑）、そんなことを気にする輩を、まさに「時代遅れ」と言うのかもしれません（笑）。

　さて、一部の界隈では有名なフェルさんのように、本題に入る前に与太話をヒトクサレしないと気が済まない悪弊をここらで切り上げて、肝心の中身に進んでいきましょう。

Si5351Aの内部構成

　Ｓｉ５３５１はクロックジェネレータですが、Ｘｔａｌ発振器、オンチップＶＣＯ、小数点分周ＰＬＬ、小数点分周器の組み合わせで、細かい周波数設定を可能としています。小数点分周器をＰＬＬに使うと、位相比較周波数に較べて、微細なステップで周波数を生成できますから、便利な事この上ありません。さらに、ＶＣＯ周波数を小数点分周器で分周して、出力を得ますから、ＰＬＬで設定できる周波数ステップ以上に微小な周波数設定が可能です。

　この石はオンチップのＶＣＯで周波数可変範囲は６００〜９００ＭＨｚとあります。実際には、この出力を分周して出力とするので、分周した分だけ近傍Ｃ／Ｎは良好になります。おまけに位相比較周波数は、多分、かなり高い（２５ＭＨｚのクロックそのもの？）と考えられ、これもＣ／Ｎ劣化を防ぐ有効な手段です。実のところ、使ってみる前は、半導体のオンチップＶＣＯなんて、近傍Ｃ／Ｎが悪くて、ＳＳＢの用途には全く使えないだろうという先入観がありました。これは実際に自分で信号を発生させてみるまでは、どうにも払拭できない「疑惑」でした。しかし、後述するように、この点に関しては、全く問題が無かったという、うれしい誤算に遭遇することになります。良く考えれば、近頃のディジタル処理のためのクロックのジッターは厳格になる一方なので、その要求を満足すれば、ＳＳＢに要求されるＣ／Ｎなんざ軽く凌駕してますよ！・・・っていう時代になっていたのでしょうね、私の知らないうちに（笑）。

　さて、この石は小数点分周器を多用するために、なかなか面倒くさい周波数の計算をしなくてはなりません。Ｓｉ５７０の時もそうでしたが、このあたりがこの石を使う上での一番のバリアーということが出来ます。なにせ、周波数設定のための計算が多く、また、その結果を多くのレジスタに書き込まなければなりません。Ｓｉ５７０の時も辟易しましたが、今回はその比ではありません。データシートのレジスタマップを見ると、その多さに腰が引けてしまいます。なお、さすがにパラメータが多いので、アプリケーションノートＡＮ６１９にはＣｌｏｃｋｂｕｉｌｄｅｒなる、パラメータ決定のためのツールが照会されています。この動作が「解れば」その通りにコントローラで計算をさせて、Ｓｉ５３５１のレジスタに書き込めばいいはずですが、このツールのロジックはブラックボックスなので、そう簡単にはいきません。任意の周波数で厳密に１Ｈｚの精度まできれいに生成しようと思うと（実はフリーランのＸｔａｌにここまでの精度を要求しても意味がありません：笑）、このツールのロジック？にお世話になるのがいいでしょうが、ＨＡＭが使うアプリケーション（主にＶＦＯですね）の場合、ちょっと制限を掛ければ、簡単に計算、書き込みができるはずです。まずは、そのあたりを目指して、途中にいろいろ私の気になってる特性を取得していこうと思います。

チップ実装の様子





ＡＶＲのコントローラ基板への実装

　上図は、いきなり実装の様子です。Ｓｉ５３５１Ａは秋月で１５０円で売っていますので、０．５ｍｍピッチの１０ピンから２．５ｍｍピッチの１０ピンの変換基板に実装しています。０．５ｍｍピッチに関しては、昔、ＤＤＳのＡＤ９９５２でこんなことをやっていますが、同じようにマウントしました。やり方は野蛮ですが、確実に仕上がるので重用しています（笑）。最近では最初からＸｔａｌも実装したモジュールが５００円で売っているようで、今なら当然そちらを購入すべきでしょう。

　また、ＡＶＲ基板の方は、昔Ｓｉ５７０で実験していたコントロール部分をそっくりそのまま流用しました。Ｓｉ５７０を取り外して、そにまま、Ｓｉ５３５１基板を取り付けています。こうして見ると、コントローラの方が馬鹿でかいですが、実は、もし、Ｓｉ５３５１がまともな動作であれば、以前に真空管ＲＸ＆エキサイターに採用しようとしていたＡＤ９９５２基板をそっくりＳＷＡＰしてしまおうと画策しています。なので、ＬＥＤ表示モジュール（それもパラレルＩ／Ｏ！）も駆動したいので、ＡＴｍｅｇａ１６８なんていう大きな２８ピンＡＶＲを使っています。最近はＩ２ＣのようなシリアルＩ／Ｏが主流なので、小さなＡＶＲでも十分なのでしょうが、今回は既存部品を活用したため、こんな形になっています。

　それでは、次に、単一周波数書き込みのシーケンスについて見て行きましょう。

　　　Fout=Fvco/( (Div_a+Div_b/Div_c) *R) =Fxtal*(Pll_a+Pll_b/Pll_c)/( (Div_a+Div_b/Div_c) *R)・・・・�@

　　　　　　　Pll_a~c:Vcoを制御するＰＬＬの小数点分周数値でＡＮ６１９ではｐ３のa,b,cに相当
　　　　　　　　　Div_a~c:VCOを分周するディバイダーの小数点分周数値でＡＮ６１９ではｐ７のa,b,cに相当
　　　　　　　　　R:低周波生成のための整数分周数値でここでは暫定的に１とする。

　で決まります。例えば、この�@で決まった各分周数値から、以下のように計算をします。但し、ＶＣＯはＡのみ、また分周器は「0」系列のみの設定の場合です。Ｂ系列のＶＣＯや別系統の分周器を使う場合も、それぞれ同じ計算になりますが、まぁ、最初は多周波数クロックの生成なんて止めた方がいいと思います。ＮＥＴを見ると、とんでもないスプリアスの嵐に見舞われそうなので、ローカルとBFOを１チップで賄おうなんて欲張りなことをすると、まともな無線機の周波数源にはならなくなること必定です（笑）。

　　　　 Msna_p1=128* Pll_a+int(128* Pll_b/Pll_c)-512　・・・・・・・�A

　　　　Msna_p2=128* Pll_b- Pll_c*int(128* Pll_b/ Pll_c)・・・・・・�B

　　　　Msna_p3= Pll_c・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・�C

　　　　Ms0_p1=128* Div_a+int(128* Div_b/Div_c)-512 ・・・・・・・�D

　　　　Ms0_p2=128* Div_b- Div_c*int(128* Div_b/ Div_c) ・・・・・�E

　　　　Ms0_p3=Div_c ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・�F

　さらにこの６つのパラメータ（２０〜１８ビット）をそれぞれバイトごとにレジスタにマッピングしてＳｉ５３５１に書き込みます。まずは、レジスタに実際にエクセル等で計算した値をバイナリー変換して各レジスタに書き込んで、Ｓｉ５３５１の単一周波数時の動作を見ることから始めます。レジスタに書き込んだ通りの周波数が生成されなければ、その先は何もできないからです。上記の式のうち、Pll_a~cとDiv_a~cの決め方によって、「無線用途に適した」周波数設定が可能になります。このへんのさじ加減については後述とします。

　さて、肝心のデータ書き込みに関してですが、おおざっぱに言って以下の通りです。これはデータシートに書いてある通りなのでその部分のコピーを以下に示します。

書き込みシーケンス

　ここで気になるのは、書き込んだ値を生成周波数に反映するためには、「ソフトＰＬＬリセット」と「クロック出力のＯＮ／ＯＦＦ」が必要であるということです。これはなんだかイヤな予感がしますね。連続的に周波数を変化させるＶＦＯのような動作の場合、どういう影響が起きるのか・・・・・やってみるまでワカリマセン。もっとも、本来、クロックジェネレータってのは、一回周波数を固定したら、そう、頻繁にクロックのＯＮ／ＯＦＦなんてしないですから、これが、無線のＶＦＯと一番大きく異なる点です。昔、Ｓｉ５７０で不満であったのも、原因はこの辺ですから、座して看過することはできません。ま、これに関しては後程、精査していきましょう。

　さて、単一周波数書き込みができるようになったので、特性を見ておきましょう。これは、もう、ネット上にくさるほど出ているのですが、ＰＷＺ的観点で、もう一度見直してみることにします。スペアナに関しては、抜群の近傍Ｃ／Ｎ特性を有するＨＰ３５８８Ａで測定します。これで測っておけば、近傍Ｃ／Ｎに関してはまずは間違いがありません。何せ−１４０１１８ｄＢＣ／Ｈｚ＠１０ｋＨｚオフセットですから、１００ＭＨｚ以下の測定では右に出るモノがありませんかなりの上級レベルです（消し線部はド勘違いでした：笑）。世の中のＷＥＢ上では、Ｓｉ５３５１Ａに関して、無線の世界で重視する狭帯域の特性を見たものはあまりないので、いまさら感もありますが、掲げておくことにしましょう。

Si5153Aの近傍C/N特性

	切りのいい周波数（Pll_b＝0）	左図周波数から1KHｚオフセット（Pll_bは整数値）
１０MHｚ
３０MHｚ
６０MHｚ
１１０MHｚ

　周波数は、２００ＭＨｚまで生成できるということですが、まず、この石で１００ＭＨｚを超えるようなアプリケーションを作ることは（個人的には）まず無さそうなので、１００ＭＨｚ止まりにします。このようなキリの良い周波数の場合、PLLも出力分周器も整数になるので、生成周波数にジッターが少ないと考えられます。これを見ると、低い周波数においては近傍Ｃ／Ｎに関しては、文句がありませんね。食わず嫌いでしたが、半導体オンチップＶＣＯ+小数点分周ＰＬＬという条件が悪いわりには文句の無い特性が得られています。これには本当に脱帽＆隔世の感があります。Ｘｔａｌと見まごうばかりで、スペアナ波形上は、区別がつかないほどですので、ＳＳＢ通信においては全く問題がないと言えるでしょう。実際はＸｔａｌに較べてジッターは１ケタ以上悪いという話ですが、その程度の劣化では、測定器で目に見えて変化が解るというものでもありませんし、ましてや、耳を澄ませて聞いても、その差が解るはずもありません（笑）。但し、１００MHｚを超えてくるとそれなりの劣化が生じて、復調音声帯域のノイズフロアも上がってきます。私は、このあたりだと使用を躊躇することになると思います。ただ、Pll_c（小数点分周の分割数）を1000000と大きな値にとっても、低い周波数では整数分周の時と殆ど近傍C/Nは劣化しないことがわかりました。これはすごいことです。

Si5153Aのスプリアス特性

	広帯域	中帯域
10.001MHz
30.001MHz
60.001MHz
110.001MHz

　上図はＰＬＬの分周のみ小数点分周にしてみました。出力分周回路は整数です。次回に記述しますが、ＶＦＯ等を作る場合、出力分周器は小数点分周にしないほうが、計算＆書き込み処理速度や、Ｃ／Ｎ、端数のない周波数ステップ等の関係で、有利になりますので、まずはこの制限をかけておきます。あまり厳密なことを言わなければ、アマチュアの機器程度ならば、この条件下で十分な周波数設定ができます。

　広帯域スプリアスは生成周波数が高くなるにつれて倍加していきます。実は、チップの実装でピン変換基板を使っているので、アース引き回しが長くなっており、どうも、高い周波数ではうまくないようです。PLLに小数点分周を用いて、こういった必ずしも完全ではない実装を行う場合は、３０MHｚ以下で使うのがよさそうです。

　さて、単一周波数生成に関してはこの辺にしておきます。以下、周波数、Div_a、Pｌｌ_cを所与とした場合の単一周波数の書き込みプログラム（BASCOM）のソースファイル）に関しては、ご要望があれば、当方が存じ上げている方に限って、別途メールで提供する用意があります。公開しない理由は、有象さん無象さんの口さがないご意見に耐えられるほど完成度が高くないということなので、別にもったいぶっているわけではありません（大笑）。では、今回はこの辺にして、次回は周波数をＶＦＯのように変化させてみて、いろいろ探っていくことにしましょう。

＜Si5351Aってどうよ�A＞　【2016.7.2】

　実は、前回の測定に際して、ちょっと困ったことがありました。それは５０ＭＨｚ〜５０．０５ＭＨｚ近辺と１００〜１００．１ＭＨｚあたりで、局所周波数的に近接スプリアスが増加していました。ＰＬＬ分周数が整数の時は問題ないのですが、小数点分周になる、ある限られた周波数範囲（上記の１００ＫＨｚ近辺）で動作がおかしいのです。その周波数を外れると問題が無くなるので、計算間違いではないとは思うのですが、まだ、この追及が出来ていません。なんだか、昔、シグナルハウンド社の１０．７ＭＨｚ帯スプリアス大爆発事象に似ていて気味が悪いです（苦笑）。また、これは、パラメータのPll_c値（＝分割数で現状は１００００００）を変更しても似たような動作なので、これについては更なる追求が必要です。単純なＰＷＺのミスだといいのですが。

＊＊＊＊＊　スプリアスと発振用クリスタルの偏差補正について　＊＊＊＊＊

　さて、話題変わって、生成周波数の精度に関しては、発振器の２５ＭＨｚのクリスタルの発振周波数の誤差をもろに受けます。今回は、２５ＭＨｚで3ｋＨｚの偏差がありましたが、これはクリスタル発振器の発振周波数そのものを補正するか、あるいは、生成周波数をクリスタルの偏差分だけ、オフセットさせる手法もあります。あるいは、クリスタル発振としないで、なんとかして、「外部からの正確な基準信号をＳｉ５３５１Ａに突っ込む」ことができれば、解決します。

負荷容量と残留周波数偏差（Fxtal=25MHz)

　上図は、Ｓｉ５３５１Ａの水晶発振器に負荷Ｃを噛ましたときの生成周波数が生成周波数が２０ＭＨｚにおける偏差です。ちなみに、このグラフによれば、下図に示すような負荷コンデンサの１５ＰＦ程度を噛ませれば（内臓の負荷Ｃは８ＰＦに設定時）、ほぼ発振周波数が２５ＭＨｚジャストになるので、最初は、周波数補正なんて簡単だなぁと思っていました。ところがどっこい、このように周波数を下げるるために「過度に補正をかける」と、Ｓｉ５３５１Ａのクロック出力の負荷条件によっては、生成信号がむちゃくちゃなスプリアスに見舞われるケースがあります。要するに、発振が異常に不安定になる「こと」がわかりました。なので、何事も過ぎたるは及ばざるがごとしということでしょう。チップ外部に負荷Ｃをつけなければ、この不安定さは解消することができます（って当たり前ですけど）。

　実は、水晶発振器に細工するより、周波数精度を上げるいい方法があります。そうです。外部から基準信号をぶちこんでしまうのです。まずは、SSGで２５MHｚの信号を下図のように入力します。

外部から基準周波数を入力？

　クリスタル発振部は、たぶんC-MOSインバータとかで構成されてるのだろうから（←まったく根拠は無いです：笑）、水晶発振子が繋がる端子のどちらかに信号を突っ込めば、うまくいくだろうと考えたのです。乱暴ですが１５ｄBｍくらいの正弦波を突っ込むとあっさり所要の信号が出力されます。このレベルだと、いずれのピンでもちゃんと動作するのですが、もし、仮定のようにこの発振回路がインバータだとすると、インバータの出力側に外部信号を突っ込んではいけません。最悪のケースでは発振回路が破壊されます。

　なので、外部信号を−５ｄBｍくらいに絞って印加すると、XA(Pin-2)から入力した場合は、出力が出ますが、XB（Pin-3）だとまともな周波数が出力されません。ということは、発振回路がインバータだと仮定した場合、Pin-2が入力側であろうと推定できます。但し、これは保証はまったくありませんので、もし、外部信号をSi5351Aに入力する場合は、オウンリスクで実施してください。PWZは一切責任を持ちません。

　但し、もし仮定が正しくて、外部から基準信号入力が可能であれば、これはたいへんに用途が広がります。場合によっては、VCXOをOCXOやあるいはGPSで位相同期させた信号を外部からSi5351Aに入力すれば、飛躍的に安定度と周波数精度が向上するからです。ま、いずれにしても、実施する場合は、しつこいですが皆様のリスクでお願いします。


＊＊＊＊＊　周波数設定パラメータの決め方とデータ書き込みについて　＊＊＊＊＊

　実は、Ｓｉ５３５１Ａの周波数を決めるには、ここで示した各パラメータを決める必要があるのですが、これは一意には決まりません。使用条件によって、ある種「決め打ち」をしてやる必要が生じます。主な制約となるのは、

（１）内臓ＶＣＯの発振周波数が６００〜９００ＭＨｚであること。
　　　　　
（２）Pll_b、Pll_cの値は０〜１０４８５７５であること
　　　　　
　に注意すればいいでしょう。今回は使用する周波数帯域を１００ＭＨｚ以下として、以下のごとくパラメータの制限をしてみました。

周波数とパラメータの関係

注：周波数ステップ欄の（内)はPll_bの値を示す

↑は各生成周波数帯と分周数をマッピングするための表ですが、まず、ここでDiv（＝最終分周数に同じ）は整数かつ５または１０の倍数と決め打ちしてしまいます。１００ＭＨｚ帯ではDiv=8としていますが、ここで、Divに適当でない値を採用すると、最終分解能が無理数になったりして（上表のDiv_a=60,30,15)、扱いが面倒です。最終的にＳｉ５３５１Ａのレジスタに書き込む値は整数値ですから、計算してみると解るのですが、切り捨て時の小数点以下の値によっては、周波数ステップ値が変動したりします。なので、Div値はそうならないような数値を選ぶのが楽だと思います。それから、出力回路の分周器に小数点分周を採用するのも避けた方がいいと思います。それでなくても、スプリアスの多い小数点分周ＰＬＬを採用せざるを得ないのですから、出力回路の分周器に小数点分周器を用いて、さらにスプリアスを増加させるのは得策ではありません。このへんの事情はアプリケーションノートＡＮ６１９にも記述があります。

　今回は、Pll_c（小数点分周回路の分解能を決める）を１００００００に固定化してみました。素子の制限が、２０ビットなので、１０４８５７５が上限ですから、それ以下のキリのいい最大値という見立てです。これとDiv値で最終的な周波数分解能が決ります。上記の表にPll_cが１００００００としたときの最終分解能を示しておきます。この中で最終分解能はPll_b=1としたときの値ですが、Divが３０とか６０とかのあまりきりのいい数でない場合は、最終周波数分解能が無理数になってしまいます。この場合、Pll_bの最小値をうまく選んで、周波数分解能がキリのいい値にするのがいいでしょう。上記の表では、周波数ステップが適度な整数値になるようにPl_bを選んでみましたが、これを１００Hzとかにするには、

　　　周波数ステップ＝最小分解能周波数×Pll_b

　になりますから適宜Pll_bの値を選定することになります。、
この関係はエクセルで周波数、Div_a~c,Pll_a~bを求める計算表を作っておくと解りやすいです（逆にこれを作らないで式ばかり睨んでいても直感が働きません：笑）。

　周波数が与えられれば、上表によってDiv_a　Pll_a,bが求まりますので、ＢＡＳＣＯＭで計算をさせます。ここまでくれば、あとは式�A〜�Fを計算して、さらに３バイトに分割し、おのおの対応するアドレスにバイトごとに書き込みます。こう書くと簡単に見えますが、実際は逆方向からデバッグしていきました。まずは、計算されたバイナリーをレジスタに書き込んで周波数が正しく出ることを確認した後に、先のプロセスを逆に遡って、最終的には「周波数が与えられればレジスタに全部のデータを書き込む」というプログラムにしました。


＊＊＊＊＊　出力信号のオンオフとデータ書き込みスピードに関して　＊＊＊＊＊

　ここまで来ると終局が見えてきます。あとは、ロータリーエンコーダをインプリすればいいのですが、その前にＳｉ５７０で問題となった、周波数変化時の周波数飛びや出力ＯＮ／ＯＦＦの様子を見ておきましょう。すでにオシロで出力を観測するまでもなく、先の周波数書き込みシーケンスでクロック出力をオフしたあと、レジスタに書き込んで、ＰＬＬをソフトリセットを実施し（＝新周波数反映）たあとで、クロック出力をＯＮしろという御宣託がありますから、出力のＯＮ／ＯＦＦは周波数変更時は必須なのかもしれません。こうなると目の前が真っ暗になっちまいます。何故って、ＯＮ／ＯＦＦ時のノイズが周波数変更に伴って発生することは不可避だからです。まぁ、ローカルに使う場合は、また状況は違ってくるのですが、まずは、信号の様子を見ておくことにします。

Si5351Aの周波数設定時の出力の様子 （１ｍｓ/Div)

上：Si5351A出力
無信号時はデータ書き込み中。完了と同時に再書き込みされるので出力信号はオフされる
下：周波数書き込み完了時トグルする信号

　上記は周波数をトグルさせた（２周波数を交互に書き込んだ）時の出力の様子です。見事に出力がＯＮ／ＯＦＦされていますね。しかもこれは標準の書き込みシーケンスを無視して、レジスタに周波数データを書き込む前に、�@クロック出力をオフし、ＰＬＬソフトリセット後に�Aクロック出力をオンするという、�@と�Aの命令を実行させて「いません」。勝手にデータをチップに書き込んでＰＬＬソフトリセットだけの動作を繰り返しています。それにも関わらず、書き込みと同時に出力がオフされて、ＰＬＬソフトリセット後に出力がオンされています。不思議な動作ですが、出力信号を出しっぱなしでＰＬＬの周波数のみを変えるという動作が出来ないように見えています（本当にできないのかなぁ？）。

　上図から、周波数変化のためのデータの書き込みスピードを測ることができます。ＡＶＲのクロックが２４ＭＨｚでオーバークロックし（規格は２０ＭＨｚ）て動かした場合、周波数書き込みだけで　２．３ｍｓ程度かかっていることが解ります。これは、周波数データを与えてその他のパラメータは全て計算させて書き込んだので、これ以上書き込みが遅くなることはないでしょう。ＶＦＯの場合は、周波数変化幅が少ないために、書き込み時間を短縮化するために、「変化しないパラメータは書き込まない動作」にすれば、これ以上に高速化することもできますが、そういったチューニングは、「実際にＳｉ５３５１ＡをＶＦＯとして使う決定」を経たあとにしたいと思います。

　ここで分かるのは、ＲＥ検出、ＬＥＤ表示（パラレル！）への書き込み時間が合計０．８ｍＳくらいかかるので、トータルのＶＦＯとして、３ｍＳくらいで１周波数データの全書き込みが終了することになって、まぁ、秒間３００回くらいの書き替えは可能じゃないかと踏んでいます。そうなると、まぁ、ＤＤＳよりは時間がかかりますが、Ｓｉ５７０と似たような時間です。Ｓｉ５７０の時は、演算が面倒でけっこうこれに時間を取っていたのですが、Ｓｉ５３５１Ａはパラメータは多いですが、演算は単純なので、この辺で済んでいるのだと思っています。これは大きな収穫でした。なにが言いたいかというと、このスピードならば、２００〜３００パルス／回転のロータリーエンコーダでも、動作を追随させられそうだからです。スムーズなチューニングフィールを得るためには、周波数ステップとして最低１０〜２０Ｈｚを実現したいのですが、それにも対応できそうなのは収穫でした。

＊＊＊＊＊　周波数変化について　＊＊＊＊＊

と　いうところで、まずは、周波数可変時のＳｉ５３５１Ａの生成周波数の軌跡を見て行きましょう。

周波数変化時のスパイク

　以前のＳｉ５７０の時に取得した、スペアナをＦＭ検波器と見立てた場合の、周波数連続変化時の特性です。条件は同じようにして、Ｓｉ５７０と比較することにします。２００Ｈｚの階段上の周波数変化を１０回繰り返して、また、元の周波数に戻ると言う動作を継続させます。これをスペアナで周波数検波したのが上図です。この測定の意味に関してはここに書いてあるのでご参照ください。あまり早いスピードではない周波数変化ですが、Ｓｉ５７０と同じようなスパイク状ノイズが出ています。まぁ、これは十分に想定されたことなので、早く、実際にローカルとしてインプリしてみる必要がありますね。

周波数変更時振幅スプリアス

黄色は周波数固定時でスプラッターは出ない
青色はロータリーエンコーダで周波数を変化させた場合のスプラッター発生

　なお、しつこいようですが、ロータリーエンコーダをインプリして、周波数を動かしたときに出る断続的なスプリアスを観測してみましょう。Ｓｉ５７０と同じような図を得ることができました。普通の感覚だとこれをローカルに用いるのは「かなりの勇気」がいるのじゃないでしょうか？とマジに書くと、すでにローカルに使っている方々から、「何をそんな心配してるの？普通に使ってるよ」との声が聞こえてきそうです（笑）。では、ということで、お待ちかね、Ｓｉ５３５１Ａをローカルに使ってみることにします（わー、やっとここまできたか、ドンドンドン、パフパフ〜〜〜：笑）。

ミクサーとローカル

　まずは、ローカルとして気になる、周波数変更時の信号オフオンによる復調音を見てみましょう。上図のように、Ｓｉ５３５１Ａをローカルとして用いたクリコン（Ｓｉ５３５１Ａはクリスタル発振のクロックジェネレータだから、この構成は「クリコン」と呼んでいいのかな：笑）を作ってみました。次の段階で古い真空管ＲＸ／エキサイターへの適用を考えて受信周波数を３．３９５ＭＨｚ（＝このクリスタルフィルタと同じ）にして、７ＭＨｚを受信してみます。

　するとどうでしょう？


　ある条件下では、ロータリーエンコーダを回しても、スプラッターによるプツプツ音は観測「しずらい」です。


　そんなこと、とっくに解ってるのに、何をいまさら？と思われる方（←実際にアルディーノ制御のＳｉ５３５１Ａ発振器をお使いの方々）も多いでしょう。しかし、一旦これを見てしまうと、周波数変更時、ローカルがオンオフされるのに、受信音になんの影響も無いと考えるのは少々無理があるのではないでしょうか？？？

　なので、ブツブツ音が発生「しずらい」理由を、一応は考えてみることにしました。以下は勝手な私の推論なので、間違っていたらご指摘ください。

　まずは、ミクサーの構成図と周波数切り替え時の時間波形を眺めてみましょう。ローカルが周波数変化に伴って、振幅がオンオフされるなら、それによってＩＦ周波数成分が生成されれば、復調されて妨害と認識されるはずです。なので、このＳｉ５３５１Ａモジュールの出力をＩＦ帯にて観測してみることにします。

周波数変更時のIF帯におけるスプラッター

上図の�@の部分

　上図はＳｉ５３５１Ａの出力をＩＦ帯域で観測した図です。発振周波数は１０．４９５ＭＨｚ近辺で受信周波数が７．１ＭＨｚ、ＩＦ周波数が３．３９５ＭＨｚを想定しています。発振周波数をロータリーエンコーダー（ＲＥ）で１００Ｈｚステップで可変して、その時の過度応答を見たものです。黄色はＲＥを静止した状態（ローカルの発振はしている）で、これは殆どスペアナの雑音レベルと等価で、このことからＳｉ５３５１Ａの雑音は、少なくともスペアナの残留雑音以下にはなっています（まぁこれは当然ですが）。青の表示は、この状態からＲＥを回したときのスプラッターを示しています。けっこうなレベルの雑音なので、これがＩＦ帯域に「すり抜けたら」当然、ブツブツという復調信号になるはずです。

周波数変更時のIF帯におけるスプラッター（出力フィルター挿入時）
　




　Si5351Aの出力BPF

IF帯（3.395MHｚ）における減衰量は７５ｄB！

　では、ということで、Ｓｉ５３５１Ａの出力に３ポールのＢＰＦ（上図）を挿入して、その出力を同じように観測したのが、これです。表示された波形の色の関係も先の図と変わりません。これを見ると、３．３９５ＭＨｚにおけるBPF(上図）の減衰量（７５ｄBもありました）によって、Ｓｉ５３５１ＡのＩＦ帯域における雑音は大きく減衰しています。絶対値レベルでみると、スペアナなので感度が悪いですが、−１１０ｄＢｍ程度にはなっているようです。これは、かなりの減衰が得られるということですね。しかし、このスペアナ残留雑音以下になっているのが確認されたからといって、受信時の妨害にならないという保証はありません。ＩＦ以降の受信機の感度が高ければ、それでも妨害となってしまうからです。

　但し、さらなる救いの手があります。それは、ミクサーのローカルtoＩＦアイソレーションで、ＤＢＭのそれは３０〜４０ｄＢも得ることができるものがあります。この減衰があると、雑音発生をかなり抑圧できると考えています。

　以上のような考察から、受信機の条件によっては、Ｓｉ５３５１Ａのスプラッターは実用上問題ないレベルまで減衰させることができるようです。事実、この構成で、２００パルス/回転のロータリーエンコーダを周波数ステップが１００Ｈｚで「がしがし」連続的に回す（←これ、かなり厳しい条件）と「うっすら」とスプラッター音である、「プツプツ」という音を聞ける程度でした。実運用上は気にならないレベルといって差支えないでしょう。

　いままでの考察が正しいとすると以下のようなＳｉ５３５１ＡをVFOとして使う上での「キモ」が見えてきます。それを以下に示します。

　ということが導きだされます。
さて、長々と書いてきましたが、結論を言うと、

　Ｓｉ５３５１Ａは「特性を理解して用いるならば」、ＳＳＢ機器のローカルとして適応性がある

　と判断しました。なお、蛇足ではありますが、以前、試していたＳｉ５７０も同様の傾向ということになりますね。いずれにしても、このあたりは実際に古（いにしえ）の真空管を使った受信機＆エキサイターを作って、確認することになるでしょう（もっとも、Ｓｉ５３５１Ａの動作・特性は大体見切って一段落してしまったので、飽き飽き病を発症して（笑）先に進むのにまた時間がかかるかも）。そうなるとＤＤＳ、ＤＤＳ＋ＰＬＬ、Ｓｉ５７０、Ｓｉ５３５１Ａといった中で何が最良ローカルの選択肢になるのか？？？　という比較に興味が移ります。それについては、また、回を改めて検討してみようと思います。


　ＰＳ
　しかし、周波数書き込み時に信号のオフ・オンが生じないチップというか、Ｓｉ５３５１Ａでもそういうモードがあれば、スプラッター問題はたいそう楽になると思うのですが、・・・・もしかしてＰＷＺがそういうコマンドを見落としていただけ？なんて笑い話にはならないだろうなぁ（苦笑）。

＜Ｓｉ５３５１Ａってどうよ�B＞　【2016.7.17】

　その後の追加です。

　まず、前回の冒頭に書いた、５０ＭＨｚ、１００ＭＨｚ近辺のスプリアス増加ですが、もしやと思ってＡＶＲのクロックを見てみたら、あちゃー、２５ＭＨｚのＸｔａｌが搭載されていました。たしか、このＸｔａｌは２４ＭＨｚのものを買って、その後２５ＭＨｚのものが手に入ったのはいいのですが、同じ小ビニル袋に保管していたようです。この２５ＭＨｚとＳｉ５３５１の２５ＭＨｚのＸｔａｌの発振周波数差による干渉がスプリアス増加の原因でした。基板へ搭載する時に、表示周波数を良く見なかったのが敗因ですね。ということでＡＶＲのＸｔａｌの発振周波数を変えれば一件落着です。ただ、今回は、低い生成周波数（１０〜１７ＭＨｚ）で使うので、スプリアスの増加を心配する必要がないので、Ｘｔａｌ換装も不要なのですが、せっかくなので手持ちの２０．３４５MHzの水晶に換装しています。

　それから、発振Ｘｔａｌの周波数誤差の補正について書きましたが、もっと簡単な方法があります。

Fout=Fvco/( (Div_a+Div_b/Div_c) *R) =Fxtal*(Pll_a+Pll_b/Pll_c)/( (Div_a+Div_b/Div_c) *R)・・・・・・�@　　　

　の式の中でFxtalの値に２５ＭＨｚという値ではなく、実際のずれた発振周波数（e.g.２５．００３ＭＨｚとか）を用いて計算した結果をＳｉ５３５１Ａに書き込めば、出力周波数の補正をすることが出来ます。これは考えてみれば、当たり前の話で、今はとりあえずこの形で運用しています。なのでこれも一件落着っと（笑）。

　さて、Ｓｉ５３５１Ａの発振モジュールについてはあらかた分かったので、これを一応使える形に仕上げないといけません。もちろん、古（いにしえ）の真空管ＲＸ／ＥＸに用いるためです。しかし、ここまで書いてきてちょっと迷いが出ています。

　というのも、前回の記事を見た方から、やはり周波数変更時のポップノイズが気になって仕方がないという御連絡を戴きました。多分、その方のＲＸには、前回書いたキモの部分が多少とも当てはまるのではないかと思いますが、私のいにしえ管ＲＸ／ＥＸも、良く考えるとＩＦ以降（ＡＦも含めて）のゲインが多いので、もしかするとドツボにハマルかもしれないなと思い始めました。これって、自分で、使い方のキモを書いておいて、そのルールから逸脱した機器を作るのでは「アホ丸出し」ではないですか（大笑）。

　なので、ローカルの第一選択肢は、当初の予定通り、スーパーなＤＤＳであるＡＤ９９５２（４００ＭＨｚ１４ビット）を軽く使う（クロックが１３０ＭＨｚ近辺）ほうが、トラブルフリーになりそうだと結論しました。しかし、Ｓｉ５３５１Ａも後ろ髪をひかれるので、表示インターフェースと基板の大きさをコンパチブルにして、ＤＤＳと交換して比較してみる方針にします。従って表示器にインターフェースを揃えることが必要です。

　そんなことは簡単だろうと思うでしょうが、実はちょっと面倒なのです。いままでのＤＤＳ回路は、書き込みスピードが速かったので、ＲＥの状態検出にちょっとサボリ気味の状態検出ロジックを使っていたのですが、今回のＳｉ５３５１Ａは、それだと書き込み時間が長いが故の誤検出が多いので、ちゃんと割り込みを使ってプログラムしています。ところがこれが曲者で、いままでのＤＤＳモジュールではＰＯＲＴＤを１バイト出力とし、それで、表示インターフェースを構成していました。

　ところが、ＲＥ検出に割り込み（ＰＯＲＴＤ．２）を使うようにしたので、この便利な１バイトインターフェースが使えなくなり、ＰＯＲＴＤ．４〜７とＰＯＲＴＣ．０〜３に分割するというややこしい形になってしまいました。これに伴って、表示回路のロジックを大幅に書き換えたので思わぬ寄り道をしました。せっかくＡｔｍｅｇａ８８系（２８ピンＡＶＲ）で１バイト揃っている唯一のＰＯＲＴＤに、良く使う割り込みピンなんか設けなくても良さそうな気もするのですがねぇ。これで、バイトインターフェースが使えなくなって（まぁ、割り込みと表示インターフェースを共用する手段も無いわけでは無いが、面倒！）、しなくていい苦労をするのですが（怒）。

と、ブツブツ言っていても先に進まないので、大人しく諦めて、表示器とインターフェースしてみたのが下の写真です。　　　

表示器と発振器の仮組み

LEDドライバ基板の下にロータリーエンコーダが固定されている

　このパネルに使ったアルミ板は、ＲＸに搭載するときの補助板です。これは前面パネルの裏からＲＸに搭載されます。ＡＤ９９５２−ＤＤＳや、Ｓｉ５３５１Ａの基板は、表示基板の上部に「亀の子」方式で固定しようと思っています。これなら、比較のための交換も容易になります。

　最近はアルディーノとカラー液晶の組み合わせが大流行ですが、今回の機器の場合、真空管機器なので、ガタイが大きく、旧来の無線機イメージを残したい理由もあって、昔ながらのＬＥＤ表示器を使うことにしました。もっとも、今、カラー液晶を使おうと思ても、アルディーノに移行しなくてなナラナイので、ちょっと時間を食いそうです。なので、当面はＬＥＤ表示で行くのかもしれません。ただ、小形機器を作ることがあれば、カラー液晶に手を伸ばすかもしれませんが。

　さて、御託ばかり並べていないで、肝心の動作確認です。下図は２００パルス/回転のロータリーエンコーダをめいっぱい回したときの表示器への書き込みパルスを示します。要するに、速いスピードでの書き込みが、当初に期待通りの時間で行われているか確認しています。これを見れば、わざわざ動画にしなくてもSi5351Aと表示器の動作が正常であることがわかります。

ロータリーエンコーダを高速で回したときのLED書き込みパルス

黄色はLED表示器への６桁分の書き込みパルス
（６桁分の６パルスが重畳して１パルスに見えている）

紫色はSi5351Aの出力信号
（相変わらず書き込み時に信号ブランクが発生）

　これを見ると、割り込みがかかってSi5351Aに周波数設定し、表示器に書き込む時間の合計はCPUクロックが２０．３４５MHzのときで３．４ｍS（図中に�儿で表示されている）でした。これなら、秒間３００パルスのロータリーエンコーダで回しても、追随するので、実用上十分なスピードで動作することがわかりました。めでたしめでたしです。

　ということで、そろそろSi5351Aのネタも尽きてきました。最後に、各種の発振器の特徴についてまとめておきましょう。

表　各種発振器の特徴の整理

　これは私の勝手な価値基準で評価していますが、物理的な特性はともかく、プログラム難度は、自作しないで公開ファイルを流用するのであれば評価はまったく異なってきます。これを見ると、シリコンラボ軍団は、さすがに無線VFOは本来の用途ではないので、項目によっては評価が大きくバラつきますが、このあたりはある程度割り切って使うのであれば、無線用途「にも」魅力的ということになるのでしょう。

　実は、最初は各評価項目ごとに点数をつけてみようと思ったのですが、項目ごとの点数の割り当ては、その項目をどれだけ重視するかが、個人の価値観に依拠するので、点数をつけてもあまり意味がないと思ったので、止めることにしました（笑）。

　こうやって見直してみると、私の好みはなんといってもDDSです。それも４００Mｓｐｓで１４ビットのAD９９５ｘがいいですね。最近は１GｓｐｓのDDSもありますが、さすがに使うためにはバリアーが高いです。よって、いにしえ真空管RX/EXのローカルはDDS-AD9952に決定したいと思います。

＜大陸由来（クソ）放送除去用フィルタ＞　【2017.3.18】

　今回のトピックは息抜き的ではありますが、実はけっこう有益な情報です。

　以前にＳＳＴさんのブログに、こちらのトップフィルタの記事が出ていまして、いたく興味を持ちました。支那からの７ＭＨｚの妨害電波は本当に醜いので、なんとかならないかとは思うも、なんせ、バンド端から至近距離にＳ９+４０ｄＢオーバーの強度で攻めてくるのですから、如何ともしがたい状況でした。通常のＬＣ-ＢＰＦではさすがの切れ味を誇るＤＷＭさんフィルタでも、この糞放送の抑圧はお手上げ状態です。

　昔は、確かクリスタルフィルタで７ＭＨｚ帯のものを数個切り替えて使うアプローチがあったかと記憶していましたが、さすがに特注水晶を用いたＸＦ、それも１０個単位で用意しないとバンドのフルカバーが不可能なので、これは、限られたお大尽のお遊び程度に考えていました。従って、大陸糞放送の妨害を低減するためには、ひとえにフロントエンドのＩＭ特性を上げるしか手が無かったわけです。

　それがどうでしょう？今までこちらの検討に気が付かなかった不徳を恥じる次第です。作ってみると、極めて廉価でかつ良好な特性で、素晴らしいアプローチであることがわかりました。これも、実際に手を動かさないと分からないものですね。

　さて、こちらではいろいろな検討例があったのですが、とりあえず７２０５ｋＨｚの大陸糞放送をできる限り減衰させ、それ以上の７２２０ｋＨｚの同じく糞放送は撲滅、それ以上の周波数のものはほとんど聞こえなくするフィルタを作ってみることにしました。最初は、再現性がどれだけあるのか心配でしたが、出来た後にトラジェネで追い込めばいいだろうとタカをくくっていました。（その割にはＴＣとかで調整ができるような配線パターンにはなってないのですが、これはご愛嬌ということで。）

　配線図はこちらの項番ｆのものを使わせていただきました。オリジナルと違うのは、マッチングトランスをＦＢ８０１に、また２．７μＨのＲＦＣが無かったので１μＨと１．５μＨのシリーズ（２．５μＨ）にしてしまったことです。その他のコンデンサは「表示」されている容量だけは設計と同じになるように選んででみました。また、効果が瞬時に実感できるように、スルーとフィルターを切り替えるスイッチもつけてみました。

回路図





実装図

　実装は上図のようで、いつものカッティング-ランド工法（笑）です。オリジナルは、セラミック素子の配置が、ちょっといただけない（結合しやすい？）感じがしたので、出来る限りライン状になるようにしてみましたが、こうすると、今度は部品のアースがとっ散らかってしまったので、共通インピーダンスによる結合が生じるかもしれないという、ディスアドバンテージもでてきてしまいました。実際のところ、ＣＦ素子の配置とアースの分散では、こんな低い周波数においてはどちらが悪影響があるのかは、良くわからなかったので（まぁ分離は不可能でしょう）、実現特性で確認するしかないでしょうね。

　まずは、２時間で組み上げた回路をＴＧに掛けてみます。

作りっぱなしの狭帯域特性

　出来上がりはこんな感じで、それっぽく出来てしまいました。挿入損失は３〜４ｄＢ、７２０５ｋＨｚにおける減衰は１８ｄＢくらいとなります。７１００ｋＨｚ以上は少し損失が多かったり、７２０５ｋＨｚにおける減衰量が少なかったりといった点はありますが、まったく部品を選別しないで、調整も無しでここまでの特性再現する「設計」は「大したもの」だと思います。具体的には、各コンデンサをトリマー+固定Ｃにして追い込めば、設計値まで追い込むのは難しくないと思われます。ただ、それよりは、何も考えないで配線すれば、この程度は実現できてしまうというのは、大きなメリットではないでしょうか？起案者に拍手喝采です（パチパチ）。

作りっぱなしの広帯域特性

　上記のごとく、保証減衰量は６５ｄＢ程度となりました。騒がしい大陸糞放送は７２５０ｋＨｚ以上にもかなりあるので、そいつらの電圧が１/１０００以下になるっちゅーのは非常に気分がいいです。いままで、この糞放送がわが物顔にのさばっていて、これらの混変調（うわー懐かしい言葉）、相互変調で妨害されていた影響が無くなるのは非常に気持ちのいいことであります。

　とはいっても、このフィルタ、構成素子がセラミックです。それも６段もの素子を使ってるので、リニアリティが気になります。え？受動素子なのにリニアリティって何よ？と仰る方は、少し、どこかで勉強しておいてください。なので、というわけでもないですが、ＩＭＤを測っておきました。さっそく、新規シグナルアナライザのＭＳ２８３０Ａのお出ましです。

IMD特性（参考）

　入力は２．８ｄＢｍ×２（中途半端ですが、たまたま、ＡＴＴ抜けでこの値だったので、まぁ、レンジとしては大きく外すことはないだろうと思って、そのまま測った）で、得られたＩＭ３のキャリアに対する相対値は５２ｄＢですから、ＩＩＰ３は２９ｄＢｍ程度になります。まぁ、この簡易法ではＩＭの出方が理論通りであることを仮定しています。ところが、セラミック素子の場合はそうじゃないかも・・・なんて懸念も（大いに）ありますが、まぁ、其処のところは、気になる人が追試してください。最初に述べたとおり、あくまで、ここは「息抜き」ですから（笑）。

　で、もとに戻って、これだと、３５ｄＢｍ以上のＩＩＰ３を持つ半導体アップコンバージョン機以外では、フィルタの特性がｐｏｏｒなことでＩＭ影響が起きることはありません。実際に、いにしえ真空管機、ＴＲＸ３０５につないで聞いてみると、夕方近くの時間帯（糞放送の勢力増大時間帯）の弱い信号認識には確かに効果があるようです。もっとも、フィルタ入れた場合のノイズの減り方は、単にフィルタ挿入損失（３ｄＢ〜）のせい？なんて意地悪な見方もできますが、弱い信号が聞きやすくなる効果は「ある」と思います。

　特にＴＲＸ３０５はフロントエンドが若干弱めなので、聞いた感じの改善効果は真空管機より大きい感じです。これが、トップに小信号ＦＥＴ等を用いた自作機ならば、その効果の実感度合はより多いのではないかと思います。なので、真空管機やＨｉｇｈ−ＩＰな半導体を用いた機器よりは、簡易な自作機にこそ有用なのではないでしょうか？

　厳密に比較するなら、フィルタのあとに３ｄＢ程度のノートンアンプ（Ｇａｉｎ＝６ｄＢのアンプに３ｄＢのＡＴＴをかますとか）とかを入れて比較してみるといいでしょう。その場合のアンプのＩＩＰ３は３５ｄＢ程度あることが望ましいですが。

　さて、最後に面白い図をお見せしましょう。

通り抜け？？？

　このフィルタを０〜４０ＭＨｚで周波数スイープさせたのが上図です。なにやら１９ＭＨｚくらいのところに大きな「通り抜け」があるように見えます。これはいただけませんね。しかし、どういうメカニズムでこんなに大きな通り抜けができるのか、良くわかりません。もしかして測定ミス？？？なんて思ってしまいます。まぁ、実際に１９MHｚ近辺の信号をこのBPFに通過させて、別のスペアナで見ても、このレベルの信号（通り抜け）が確認できますので、もしかすると、SW回路からの回り込みの可能性？もあります（このような低い周波数ではちょっと考えにくいのですけど）。しかしながら、この帯域ならば受信機の方の入力ＢＰＦで十分阻止できるはずなので、問題にはならないと思いますが・・・・なんだか不思議です。

＜プログラマブルアッテネータ（の残骸）＞　【2017.5.24】

　今回は恥ずかしながらうまく行かなかった事例のアップです。備忘録ですので、興味のない方はスルーしてください。

昔購入したプログラマブルATT

　大昔に、ハムフェアで↑こんなＡＴＴを購入してありました。ＵＳジャンクを専門に扱っていた、おじーさん？のやっていた埼玉の会社からだったと思います。確か、この販売元を直接訪ねたこともありましたっけ・・・・。実は、このＡＴＴは買ってからかなりの期間放置しておいたのですが、何を思ったか、ロータリーエンコーダでＡＴＴ量を可変してやるモジュールユニットに仕上げようと考えたのです。この部品の特徴は、１２７ｄＢものＡＴＴを１ｄＢステップで制御できるというところに有ります。１２７ｄＢなんてアッテネーション量が、廻り込みなくこんな小さなユニットで実現できるのかどうか？も含めて興味がありました。

　このＡＴＴはバイナリーでＡＴＴ量が規定されているので、ドライブするのは極めて簡単になりそうです。１バイトの変数を、入力されたロータリーエンコーダのＵＰ＆ＤＮ信号に応じて増減して、その値をＡＴＴにそのまま出力すれば、以上終わりだからです。もちろん表示もさせる必要がありますが、これも簡単に済みます。

制御回路のブロック図

　上記の機能をブロック図にまとめると、こんな感じになりますが、簡単に実現できそうですね。事実、会社から帰って寝るまでの短い時間を使っても、３日で骨格は作り上げることができました。

全体写真（動作中）

　ＰＷＺにしては珍しく？ＬＣＤ表示です。私の場合ＬＣＤは、あまり好みではないのですが、収容ケースを大きくしたくないので仕方なしに白抜きのＬＣＤ表示器を選んでみました。

　プログラムは簡単すぎて、８０ラインで終了です。動かしてみると、殆ど一発で動作ＯＫ。まぁ、やってることが簡単ですからねぇ。とここまでは順調でした。では、ということで、１２７ｄＢもの減衰がまともなのかいな？と精密に測定を始めたのが運の尽きでした（苦笑）。運の尽きとはよく言ったもので、「まともに動く」という幸「運」が尽きる・・・・すなわちＡＴＴユニットが故障してしまったというわけです（苦笑）。

　というのも、動作確認をしているうちに、なんと１ｄＢのブロックが誤動作を始めました。制御電圧印加時は１ｄＢのＡＴＴ量のはずなのですが、このユニットだけで２０〜３０ｄＢの減衰が起きるようになってしまいました。最初は何回かこんな動作に落ち込んだ「だけ」だったのですが、調査で何度もＯＮ/ＯＦＦを繰り返すと、最終的には２０〜３０ｄＢの減衰量が定常的に表れるようになってしまいました。

　こうなると、もし、１ｄＢのユニットだけに不具合が発生したのなら、このユニットは外してしまって、分解能を２ｄＢにしてしまえ！と乱暴なことを考えて、ＡＴＴステップを２ｄＢにプログラムを書き換えました。ところが、今度は２ｄＢのブロックというかユニットでも上記と同じような現象が出始めました。

　全く持って厄介ですねぇ。この調子だと、このＡＴＴの全ユニットで同じような不具合が起きることになるのかもしれません（苦笑）。購入の時点で、すでに製造後かなりの時間が経過しているように思われたのですが、購入後からも１０年が経過しています。さすがにもう経時的にリレーの接点寿命なのでしょうか？？？？

　ということで、接点復活を期待して、多数回接点「摺動」試験を実施してみました。

　内部リレーの接点を何度も接触させることで、接触不良の度合いが改善される（酸化物が剥がれる？）かもしれないと考えました。なので、ＡＶＲで接点オンオフ（＝ＡＴＴ量可変）を繰り返すプログラムを作って動作させていました。あまり回数が多いと、リレーの寿命にも関わってくると思って、まぁ３００回くらいＯＮ／ＯＦＦさせてみたのですが、結果は散々でした。接点復活はおろか、良好だった接点も劣化してしまったようで、全ユニット８つのうち、６つのユニットがダメになってしまいました！これで、このＡＴＴはまったく使用不能になってしまったわけです。

　これには、まさしく「あんぐり」です。もともと古いジャンク（どのくらい使われたか不明）の購入であり、さらに購入から１０年も経っているので、仕方がないのかもしれませんが、Ｍａｄｅ　ｉｎ　Ａｍｅｒｉｃａにちょっと不信感を持ってしまったことも事実です（うちの車なんか１３年間トラブル無しだぞ：笑！）。今でもこの会社のプログラマブルＡＴＴは、Ｅｂａｙでかなり拾えるのですが、こんな状況を見ると、さすがに取り寄せる気はおきません。

ボックスに収まったコントロール回路

　さて、今後どうするかですが、先に書いたようにＷｉｎｅｓｃｈｅｌのアッテネータを新たに調達する気は起きないのですが、もしこのまま強引に先に進めるのであれば、ＡＴＴ部分の自作ということになりますでしょうか？帯域を欲張らずに５００Ｍ〜１ＧＨｚくらいのものなら、同軸リレーを使えば何とかできそうな気もしますが、今すぐには、今回のＷｉｎｅｓｃｈｅｌショックから立ち直るのは無理です（笑）。時期を見て、やる気になったら上記の玉手箱を開いて、自作を試みようかと思っています。