高速ＤＤＳ外部局部発振器　　（2008.6.21）

　以前からＡＤ995Ｘシリーズに興味がありながら、0.5ｍｍピッチのピン配置にしり込みしていましたが、このたび超絶技巧空中配線で、チップの動作を確認することができました。これはＶＢで書いたＰＣプログラムで動作を確認し、一人で悦に行っていましたが、単にＡＤ995Ｘが動いた・・・・ということだけではツマラナイので、こいつを使ってアップコンバージョンＴＲＸの外部ローカルを作る事にしました。ＴＲＸはＤＤＳｄｒｉｖｅｎ-ＰＬＬで、十分な特性を得ているのですが、ＤＤＳ単体でどこまで迫れるのか、たいへん興味があるところです。昔、２世代前のＡＤ９８５０/９８５１を単独で使って勇ましくもローカル発振器をでっち上げようと悪戦苦闘したこともありましたが、まぁ、スプリアス受信のことをとやかく言わなければ、アップコンバージョン機のローカルとしても使えないことも無かったのですが、やっぱり、あまり気持ちのいいものではありませんでした。（似たような試みを実際にトライされた方も居たやに聞いていましたが、どうなったのでしょうね？）今回の検討は、めでたくローカル発振器の座を射止めることができるでしょうか？

ＤＤＳ制御部のブロック図

　外部ローカルとしてまとめるとなると、ロータリーエンコーダのインターフェースにはじまっで、ＬＥＤ表示、ＤＤＳへの周波数アップダウン、バンドＳＷ検出その他とけっこうな量の処理があります。これを一からスクラッチで作っていては、とんでもない時間がかかるのは容易に想像がつきます。私の場合、どちらかというと、ソフト処理ってのは面白みがないので、「作業」はなるべく少なく済ませたいものです。いろいろ考えていて、ハタと気がついたのが、アップコンバージョンＴＲＸで作った制御プログラムの改造で済ましてしまうという「手」です。ＰＬＬ用の制御回路ですが、要はリファレンスのＤＤＳの周波数をコントロールしているだけですから、周波数データのアウトプットルーチンと周波数設定データを995ｘ用に変更すれば、一丁あがりという感じでうまく動くのではないかと考えました。
　
　そんな安易な方法で制御しようとすると、一つ面倒な話があります。以前のＴＲＸ用制御プログラムは、もともとＰＩＣ16Ｆ84ＡとＡＤ9850で作っていた確認用のプログラムがどんどん肥大して、しまいにはＰＩＣ16Ｆ877なんぞの巨大なＰＩＣをＩ/Ｏも脈絡なく使った、どちらかというとあまり考えてない回路になっています。ですから、これをコピーするのは、あまりにも無駄が多くて、本当はやりたくありません。しかし、トータルで必要な時間を短縮するには、無駄と分かっていても、以前に動いた実績のあるハードをデッドコピーしたほうが、楽なのではないかと考えました。そんな考え方で出来上がったのが、上のブロックダイヤグラムです。バンドＳＷの１６バンドから４ビットに変換するエンコーダやら、ＬＥＤドライバ＆ラッチが6つもついていたり、無駄の極致のような回路です。16Ｆ877のような、多数のＩ/Ｏがあれば、これらは省略することが可能ですが、なにはともあれ、プログラムを書き変えるのが、面倒なので、ハードのほうを余計に作っちまった。。。というのが今回のアプローチです。そんな回路なので、結線図を示しても恥をかくだけなので、当然省略させていただきます（笑）。

制御部の様子

　上の写真はなにはともあれ、ハードをアップコンバージョンＴＲＸの制御回路とまるまる同じにデッドコピーして、「ＴＲＸのソフト」を走らせて見た様子です。とりあえず、カウンタ表示もちらちらアップダウンしているので、ハードは動いているような感触は持ちました。けっこうアバウトですが、動作がおかしいのが分かった時点で直せばいいや・・・てな軽いノリでやっています。

　下はたまたまＪＡ４ＬＡＯさんの掲示板に投稿した時の写真が残っていたので、ついでに載せておきます。裏面の写真です。特に意味があるわけではありません（笑）。

　とりあえず、ラフに、各部をチェックして、超絶技巧ＤＤＳ基板とインターフェースしてみました。受信機の実験に使った生基板の上に２枚の基板を留め、右には２００パルス/回転のロータリーエンコーダが見えます。

実験図

　実は今回、ハードに冗長度を持たせた関係で、ソフトは本当に単純な動作で済ませることができました。その証拠に、コンパイルして、延々とエラーが出たのは一回で、あとはコンパイルエラー無しでしたから、いかに改造が少なかったかが解ります。ソフトのバージョンも４回替えただけで完成しましたから、かなりスムーズにソフト改造ができました。

　というところで、特性をチェックしてみます。クロック周波数は２＾24*25＝419.4304ＭＨｚに設定しました。これは、今回はＳＳＧから供給しますが、実際にケースインするには、OCXOをリファレンスにしたＶＸＯ-ＰＬＬで同周波数のクロックを作りだすつもりでいます。　このクロック周波数の選択はちょいとひねってあって、あとで、クロック回路を「疲労」するときに説明します。

	５０ＭＨｚ用ローカル発振周波数の場合Ｆｏ＝95.2ＭＨｚＢＷ＝５ｋＨｚＲＢＷ＝３０Ｈｚほとんどノイズが無い
	同上Ｆｏ＝95.2ＭＨｚＢＷ＝１ＭＨｚＲＢＷ＝３ｋＨｚほとんどノイズが無い
	同上Ｆｏ＝95.2ＭＨｚＢＷ＝２０ＭＨｚＲＢＷ＝３０ｋＨｚすこし小さなスプリアスが見つかりはじめる

　上図を見ると、以前にアップした特性と殆ど変わらない状況を見る事ができます。ＰＩＣをＤＤＳにインターフェースする際のノイズ混入を心配していましたが、観測することはできませんでした。一応、他のバンドも見ておきましたが、特に問題となるような大きなスプリアスは見られませんでした。ただ、ＲＸにつなぐと、受信帯域に落ちて感知できるレベルは-120ｄＢｍ以下にもなるので、十分なＢＰＦを噛ます必要があると思います。

　下は、偶然秋葉腹で見つけたディスカウントのケースです。ちょっと汚れていましたが、３０００円は安いと思って衝動買いしました。フロントのシール跡をキズにしてしまったのですが、ビニールカバーを取ると、きれいな面が出てきたりで、お買い得と感じました。今後のレイアウトがたのしくなりそうです。

＜クロックジェネレータ＞　【2008.8.12】

　制御部が完成したので、次はクロックジェネレータの番です。ここは、メーカー製品のように、いきなりＰＬＬで４００ＭＨｚ帯を発振させてもいいのかもしれませんが、クロックの純度を上げるために、ＶＣＸＯ（電圧可変水晶発振器）を逓倍することを考えてみました。この場合、低い周波数で発振させるので、ＤＤＳで生成されるスプリアスが心配になりますが、今回はクロック純度の方を優先いたしました。

　ブロック図を以下に示します。こんな回路は測定器も無しに回路図どおり組んでも、まず動作しないシロモノですから、回路図はいらないでしょう。特殊な動作をさせているところもあるので、再現性がありません。でも一応順に説明しておきましょう。

●ＶＣＸＯは36ＭＨｚ帯をサードオーバートーン発振させています。オーバートーンはＶＸＯできる領域が狭いですから、ほとんどＦ変化はさせません。今は４２０ＭＨｚ帯で50ｋＨｚくらいしか動かさない設定になっています。ここはＣ/Ｎ向上をもくろんで、ＴＲによる電源リップルフィルタを追加してあります。
●２ＳＣ1907までは10Ｋタイプのボビンで並列共振で処理していますが、さすがに200ＭＨｚ帯をＬＣ集中定数の共振器では苦しく、なかなかスプリアスが取れません。ここは改良の余地ありです。
●４００ＭＨｚへの逓倍はジャンク箱に眠っていた、少しＦｔの高めの昔の石を使っています。その後はトリマーと小さなワンターンの共振棒？で４００ＭＨｚ帯の信号を取り出しています。２セクションごとに特性をトラジェネで確認したあとで1677を実装します。このＢＰＦの調整はスペアナトラジェネがないとなにをやってるのか皆目見当がつかないくらいクリティカルです。ただ、一回決まるとあとは安定しているようです。

クロック回路のブロックダイヤグラム

●ＰＬＬ用のプログラマブルカウンタはパルススワロータイプにもなるＴＣ9198を使っています。これは、単純２進/１０進カウンタにもなるので、非常に便利ですが、なんといっても真骨頂はパルススワローで使えることでしょう。会社違いのＮＥＣの大昔のプリスケーラと組み合わせて、いまだに現役です。プリスケーラは500ＭＨｚまでのものを1/（32/33）モードで使っています。
●位相比較器はこれまた大昔のＴＣ5081です。さすがにこれも在庫があと数個しか無くなってきたので、単純用途のＰＬＬを作るにはなにか考えないといけません。位相比較周波数は10ｋＨｚです。生成周波数が2＾24*25＝419.4304ＭＨｚにしたので、リファレンスが10ｋＨｚで、分周比を41943にすれば、あとは４００Ｈｚしか残りません。これは、1ｐｐｍの誤差ということになりますが、無視するか、ＯＣＸＯの調整端子でぎりぎりつめるかは、別途考えることにしたいと思います。
●ＬＰＦはラグリードで設計できませんでした。それは、ＶＸＯの可変幅が少なくループゲインが極小なので、通常の設計方法では収束しないのです。仕方が無いので単純積分タイプにしました。高域の位相遅れは、制御周波数範囲が極小なので、影響無かろうとの魂胆です。結果的にロックスピードを犠牲にしてＣ/Ｎ（リファレンスリークに対して）を稼ぐ手法です。こうしないと１０ｋＨｚのリファレンスリークが低減できません。ＣＲは１５０Ω･１０μＦで組んでいますが、一回電源を入れたら周波数は変わらないのでロックスピードの遅さは気にする必要はありません。
●ＯＣＸＯはジャンクで入手した12.8ＭＨｚのものです。何に使われていたのかは不明ですが、１９８４年と刻印があったのでもう４半世紀も過ぎて、なお元気に動作しています。

クロック回路の実験の様子

　こいつは、ブロックの全体像です。小型のＴＣＸＯがついていますが、これは動作確認まで使っていました。ただ、400ＭＨｚにまで逓倍するとスペアナ（ＯＣＸＯ）に比べて、1ｋＨz以上もオフセットしていました。ＯＣＸＯに変えたら、200Ｈｚくらいのずれになったので、さすが！という感じですが、実際はその１/4以下の周波数で動かすので、まったく気のする必要は無いでしょう。ドリフトは皆無のようです。TCXOは取り去って、ＴＣ9122の下の部分にＯＣＸＯを固定するつもりです。

クロック回路の近傍スペクトラム

　これは得られたスペクトラムです。かなりきれいな近傍スペクトラムが得られました。スプリアスにつては、この後、特注しているＸＴＡＬ（419.4304ＭＨｚ用）をに変えたあといろいろいじってみたいと思っています。

ＤＤＳローカルの全体結線の様子

　これは、先走って、ＤＤＳに繋ぎこんだ様子です。なにはともあれ、早く全体の特性を見たいというのが人情でして、そこでよければ完成に向けて突入するし、だめなら、原因究明に戻るかどうかの判断を早くしたかったからです。個別回路に気合を入れて仕上げて、最後に結合したあと思いも寄らないトラブルに見舞われるケースもあるので、早く全体像をつかみたかったからです。結果的には一番重視していた近傍のスペクトラムも下に示すように十分な特性を示すことがわかりました。なんだか、+/-５００Ｈｚあたりに角が出ていますが、多分抑圧できると思います。全体をまとめる過程で退治したいと思います。

近傍スペクトラム
クロックが432ＭＨｚなので50ＭＨｚ用の95.2ＭＨｚが98ＭＨｚになっている

　ＤＤＳのスプリアスは、いままでの経験とＪＡ４ＬＡＯさんの実験を総合的に考えると、クロック周波数そのものが関係しているような感触を持っています。ですから、以前、ざっくりと419.4304ＭＨｚでさらっておいた結果を得るには、やっぱりクロック周波数が最終値にならないと本当のところはわからないのかなと思っています。

＜クロックジェネレータの周波数あわせと総合特性＞　　【2008.8.24】

　お盆休みが明けると、特注のクリスタルが届いていました。昔からお世話になっている川崎電波さんで作ってもらいました。ここは適価で一個からでも作ってくれるので、本当に助かります。おまけに造りもよく、信頼が置ける会社です。今回はＶＸＯということで、ＶＸＯ専用品を特注しようかと思ったのですが、注文前に素性を調べていたクリスタルが通常のものだったので、これをＶＸＯに変えると、想定した可変範囲から大幅に狂うのではと思い、通常品で注文しました。より可変範囲の広いＶＸＯ用というのも、メニューにあるそうですので、普通にＶＸＯするなら、こちらがいいと思います。

　ところで、今回、ブロックダイヤでわかるとおり、ＶＸＯは３ｒｄオーバートーンでかけてみるという変則技を使っています。これは口でいうのは簡単でも、なかなか厄介な方法です。基本波ではすいすい動くＶＸＯでも、オーバートーンでは無理に動かすとすぐに発振停止になります。周波数可変範囲もかなり狭くなります。これは、３ｒｄオーバートーンのクリスタルの共振特性をみればわかるとおりです。

　ここでは、一応、こんな風にＶＸＯさせたというのをメモで残しておきます。まずは回路図ですが、下図の（１）を採用しました。よく、（２）のような回路で発振させようとすると、基本波周波数（表示の１/3）で発振してしまうことが多いです。

　すなわち、下図の（２）のように出力の共振周波数（ｆ）は３ｒｄオーバートーンの表示周波数に合わせても、発振は基本波で、その３次高調波を取り出しているにすぎないという状態になります。これだと、ＶＸＯするのは楽なのですが、スペクトラムが汚く、到底、１２逓倍もする気になりません。その点回路図の（１）の方は、３ｒｄオーバートーンで発振できて、スペクトラムも下図（１）のようになり、きれいになります。ただし、代償としてＶＸＯできる周波数範囲が少なくなる・・・・ということで、何を重視するかで、特性の妥協を強いられることになります。　

発振スペクトラム

　さて、またまた「不確実」な話が続くのですが、ＶＸＯのクリスタルを特注する話です。実は、いままでずっと川崎電波さんで作ってもらったＨＣ25Ｕの36ＭＨｚのクリスタルで実験をしていました。回路図（１）で定数をまったく変えないで、周波数変化を見たのが、下図です。このへんの周波数で、35.555ＭＨｚという、他社のクリスタルもあったので測ってみました。この図の周波数変化軸（縦軸）は１２逓倍した４００ＭＨｚ帯での周波数変化で書いてあります。36ＭＨｚと35.555ＭＨｚを見ても周波数可変範囲が大幅に違うことがわかります。ＰＬＬを作るには、チャージポンプの出力電圧の中央値（ここでは２．５Ｖ近辺）で目的周波数（＝419.4304ＭＨｚの1/12）に可変できる発振周波数のクリスタルを特注することになります。そこで、川崎さんの36ＭＨｚを参考にして、2.5Ｖで４０ｋＨｚくらい周波数が下がるだろうと仮定して作ったのが、34.956ＭＨｚの特注クリスタルです。

種々のクリスタルの発振周波数範囲

　ところがどっこい、できてきて、クリスタルを取り替えて、４００ＭＨｚ帯で周波数変化を測ると、なんと赤線のような特性です！こりゃ、まずったかな？バリキャップに０Ｖでも４０ＫＨｚ落ちません！　でもあわててはいけません。邪道ではあるのですが、出力タンク回路の共振周波数を変化させると、上図の点線矢印方向に周波数シフトができます。あまり派手にやると、発振停止になりますが、発振している範囲で、バリキャップ電圧が2.5Ｖ近辺で、目的周波数にシフトできることがわかりました。ただし、バリキャップ電圧と発振するオフセット周波数の特性は変わらず、ずいぶんと可変範囲が狭まっています。しかし、この範囲をクリスタルのフリーラン周波数が逸脱しなければ、ＰＬＬで必ずロックできますので、もうこれ以上深追いすることは止めにしました。

　ということで、なんとかＰＬＬを掛けることに成功したので、このクロック回路をＤＤＳにつなぎこんでみました。気になるのは広域のスプリアス特性だったからです。一応、ＳＳＧで419.4304ＭＨｚを生成して、ＤＤＳにぶち込んで広域スプリアスを見ておいたのですが、これとて、自作のクロックジェネレータに変えれば、どうなるかわかりません。ということで、ＤＤＳの広域スプリアス特性を以下に示します。

	3.5ＭＨｚ用ローカル発振周波数の場合Ｆｏ＝48.575ＭＨｚＣＦ＝50ＭＨｚＢＷ＝100ＭＨｚＲＢＷ＝100ｋＨｚ
	21ＭＨｚ用ローカル発振周波数の場合Ｆｏ＝66.185ＭＨｚＣＦ＝50ＭＨｚＢＷ＝100ＭＨｚＲＢＷ＝100ｋＨｚ
	50ＭＨｚ用ローカル発振周波数の場合Ｆｏ＝95.2ＭＨｚＣＦ＝100ＭＨｚＢＷ＝100ＭＨｚＲＢＷ＝100ｋＨｚ

　これを見てわかるように、ＤＤＳの直接出力で大きな近接スプリアスはありません。このあとに２-３ポールくらいのＤＷＭフィルタを掛けますから、少なくともスペアナで見る限りは、ほとんどスプリアスの無い特性が実現できると思っています。まぁ、ＤＤＳの場合、スペアナ監視限界以下のスプリアスは無限にあり、これがＩＦ帯域なんかに落ちると、とんでもない妨害になるので、最後まで油断はできません。予想としては、あるとすれば３．５ＭＨｚが一番厳しそう（45ＭＨｚのＩＦに飛び込む）な感じがしています。

近傍スペクトラム（50ＭＨｚ用）
最終形態で、近傍ノイズもよく抑圧されている

　最後にお決まりの近傍スペクトラムです。ＴＲＸのＶＣＯのスペクトラムのほうがもしかしたらきれいかもしれませんが、まぁ、音声帯域で-90ｄＢくらいのＣ/Ｎ純度なので、もうこれ以上は追求しないことにします。

クロック部の配線をすっきりさせました

＜Ｓ様からのプレゼント＞　【2008.９.２８】

　以前に超絶技巧配線でＡＤ９９５Ｘをバラック実装したころ、ＨＰにアップど同時に、「誰か、基板を作ってくれませんでしょうか？」とつぶやいたら、以前から情報交換をさせていただいていたＳ様から、「昔に作った基板が１枚残っているので使いますか？」との超有難いお申し出がありました。もちろん、ばっくり食いついたのは言うまでもありません。基板が到着したら、すぐにも取り掛かろうと思っていたのですが、当時、野暮な用事が多く、一回お蔵入りしてしまいそうでした。これではイカン、せっかく戴いたＳ様に失礼にあたると思い直し、少しずつ実装を始めていきました。なんせ、バラック実装専門で、基板なぞ作ったことがないＰＷＺには、0.5ｍｍピッチ配線の基板というのは天から授かった貴重なプレゼントです。これで、失敗こいたらＳ様に申し訳ありません。・・・というプレッシャーもこれありで、ゆっくり慎重に進めて行きました。

　まず、最初にやったのが、基板パターンと私の想定している回路図との照合です。９９５Ｘの場合、ほとんど回路的な自由度が無いので、だれが考えても同じような配線になると思いますが、周辺のインターフェースを以前作った超絶技巧配線のバラックユニットと合わせたいので、まずは、実体配線図（必ずしも素子は実体ではないが、配線イメージが湧くように）を描いてみることにしました。これを以下に示します。

実体配線図
実装チェックしたところは鉛筆で塗りつぶし（なんと原始的！）

これを元に、少しずつ部品を載せていったのですが、何点かオリジナルから変更しなければならなくなってしまいました。

●チップセラミックコンデンサ以外にチップ部品をほとんど持っていないので手持ちのリード部品を流用した。
　　・ＦＢ８０１コア、1/6Ｗ抵抗、３．３Ｖレギュレータ、インターフェース用ＴＲ等です。

●オリジナルパターンの変更をしてしまった
　　・平衡形クロック入力回路を不平衡に変更しました（→４００ＭＨｚで使えそうなコアが無かったため）。
　　・電源系統の配線はまったくパターンと異なる（→手持ち部品を活用したため）。
　　・基板にパターンのあるＬＰＦは実装せず（→このあと、アンプとバンド毎のＢＰＦを設けるため）。

という風に、かなりの部分を勝手に変更したので、ＨＰへの掲載はご許可戴けないかな？と思ったのですが、メールをしたら快諾戴いたので、今回、アップすることができました。基板作りにはいろいろなノウハウがあるので、まったく作ったことのないＰＷＺがにわかパターン屋になって基板を発注しても、「鎮魂の山」になることは必定ですから、今回の件は本当に感謝しております。ＨＰ開設を長くやっていると、こういうことは何度もあり、そのたびに皆様のご親切に甘えています。

　下の写真が全景です。設計者の意図しない部品配置をしています。ＲＦ廻りはほとんど変更していないので、オリジナルの特性が出せているのではないかと思います。

頂いたボード全景

　下の写真はちょっとクローズアップしてみました。先にも書いたように、チップ抵抗を持っていなかったので、1/6Ｗのリード形抵抗ですが、マウントがちょっと不細工になってしまいました。バイパスコンデンサは０．０１μと０．１μをスタックに実装しています。また、もともと9954がマウントされていたので周辺の実装はあまり苦労なく終わりました。また、ガラエポ基板なので信頼度は十分です。

チップ廻りのクローズアップ

　配線図を下図に示します。アナログデバイセズのデータシートと、海外の995ｘを扱っていたＷＥＢの回路図を参考にしましたが、これが大きく変わることはほとんどないでしょう。オリジナル基板ではＬＰＦのパターンがついていましたが、今回はバンド毎のＢＰＦが必要になるので、これは外付けすることになります。最初は制御信号を５ＶのＴＴＬインターフェースでＰＣのレガシーなパラレルポートから制御していましたが、基本動作の確認が終了して、独立した制御基板からのコントロールに移りました。

ＡＤ９９５Ｘの回路図

＜総合特性測定＞　　【2008.10.11】

　すこしずぼらをしていて、上記の回路図を書いたあとは作業にかかれずに居ました。やっとこさ特性を取得したので、下記にまとめておきます。一応、Ｓ様の基板を、いままで超絶技巧配線をしていたユニットと交換して制御基板とインターフェースし、さらにはクロックユニットとつないでみたところです。

実験風景
超絶技巧配線ＤＤＳユニットの代わりにＳ様から戴いたユニットを搭載し、クロックユニットと結合
ＤＤＳ基板の信頼性がずいぶん向上した
左下のユニットがＳ様から戴いたもの

　いつものごとく、近傍Ｃ/Ｎです。以下のとおり文句のつけようがないほどきれいです。他のバンドもまったく同様で、ＤＤＳおよび基板を換えたことによる変化はほとんどありませんでした。以前に観測されていた近傍（+/-500Ｈｚ近辺）のスプリアスも見当たりません。いいかんじです。

	50ＭＨｚ用ローカル発振周波数の場合Ｆｏ＝95.2ＭＨｚＢＷ＝5kＨｚＲＢＷ＝30Ｈｚ
	21ＭＨｚ用ローカル発振周波数の場合Ｆｏ＝66.185ＭＨｚＢＷ＝5kＨｚＲＢＷ＝30Ｈｚ
	3.5ＭＨｚ用ローカル発振周波数の場合Ｆｏ＝48.575ＭＨｚＢＷ＝5kＨｚＲＢＷ＝30Ｈｚ

　さて、広帯域のスプリアスですが、ちょっと５０ＭＨｚでスプリアスが増加しています。一番近いのはＢＰＦで取るか、あるいは、クロックからの漏れこみであれば、クロックのＢＰＦを強化するか、いずれにしても、こうなったら最後の実装環境でつぶしていこうと思います。電源のアイソレーションによってもスプリアスがずいぶん変りますので、「いずれつぶす！」ということにしたいと思います。これに反して21ＭＨｚ以下のバンドではほとんどスプリアスが見当たらなくなってしまいました。このＤＤＳはスプリアスの観点からもＡＤ9850/51とは格段に特性が改善されていることがわかります。これをみると、昔、秋月のＤＤＳユニットを使って逓倍しながらローカルを組んでいたのを全部組み替えたくなってきましたが、いかんせん気力と時間がついてくるか・・・・。

	50ＭＨｚ用ローカル発振周波数の場合Ｆｏ＝95.2ＭＨｚＣＦ＝100ＭＨｚＢＷ＝100ＭＨｚＲＢＷ＝100ｋＨｚ
	21ＭＨｚ用ローカル発振周波数の場合Ｆｏ＝66.185ＭＨｚＣＦ＝50ＭＨｚＢＷ＝100ＭＨｚＲＢＷ＝100ｋＨｚ
	3.5ＭＨｚ用ローカル発振周波数の場合Ｆｏ＝48.575ＭＨｚＣＦ＝50ＭＨｚＢＷ＝100ＭＨｚＲＢＷ＝100ｋＨｚ

＜出力ＢＰＦ＞　　【2008.10.18】

上記のスペクトラムを見ていて、さぁ、どこまでスプリアスを押さえ込もうかと考えていました。いずれにしてもＤＤＳの場合、出力ＢＰＦをつけないと、受信スプリアスが大変です。アップコンバージョンの場合、ＩＦが高い周波数になるので、ＨＦローバンドの場合、ＤＤＳローカルからのＩＦに飛び込む受信ｎスプリアスを抑圧するのは、けっこう大変なことです。というのは、ＨＦシングルスーパーの場合、ＩＦが９ＭＨｚとかであるとすると、このＩＦ周波数におけるＢＰＦの減推量は、アップコンバージョンのケースよりかなり大きくなりますので、スプリアス受信対策が容易です。ですから、アップコンバージョンでＤＤＳを直接ローカルに使おうなんて考える場合、ＤＤＳのＤＡコンバータは１０ビットとかだと苦労すると思います。9954は１４ビットなので、かなり有利になっていますが、一方、ＢＰＦの減推量が取れないので、それで相殺されてしまうのでは？と心配です。

ＤＷＭ式ＢＰＦ
上から3.5/7　50　14/21用

　と、うじうじ考えていても先に進まないので、５バンド分のＢＰＦを３個のＢＰＦで作ってみました。いつものＤＷＭさんの直列共振型の３ポールのものです。上記に示しますが、3.5-7、14-21、50用に分けることにしました。比帯域は1：10くらいに選んであります。下の図は48-53ＭＨｚくらいでフラットになるように設計して実現しています。ディスプレイラインが自作トラッキングジェネレータ直結時ですから、中心周波数におけるロスは2ｄＢくらいです。このくらいの周波数になると、共振Ｃが小容量になってしまい、調整できないといい形の特性が得られませんから、セラミックトリマーとすることにしました。結合用のＣが比較的素子感度が低そうなので固定Ｃで十分です。

3.5-7ＭＨｚ用ＢＰＦ特性

　３バンド分のＢＰＦを作って、それぞれＤＤＳの出力につないでみたのが、下の表（図）です。ご覧のとおり、すっかりスプリアスが消えています。ただ、このスプリアスとて、スペアナの残留雑音レベルがあと３０ｄＢ低ければ、たっぷり見えてくることが予想できます。ですから、このスペアナでスプリアスが見えなくても、単なる気休めでしかありませんが、まぁスプリアスが全バンド-７０ｄＢ以下になったので、一応このあたりで矛を収めることにしたいと思います。

	50ＭＨｚ用ローカル発振周波数の場合Ｆｏ＝95.2ＭＨｚＣＦ＝100ＭＨｚＢＷ＝100ＭＨｚＲＢＷ
	21ＭＨｚ用ローカル発振周波数の場合Ｆｏ＝66.185ＭＨｚＣＦ＝50ＭＨｚＢＷ＝100ＭＨｚＲＢＷ＝100ｋＨｚ
	3.5ＭＨｚ用ローカル発振周波数の場合Ｆｏ＝48.575ＭＨｚＣＦ＝50ＭＨｚＢＷ＝100ＭＨｚＲＢＷ＝100ｋＨｚ

＜実装１＞　【2008.11.9】

　とりあえず、上記のユニットたちをケースにビルトインすることにしました。フロントパネルは下の写真のようになりました。最初はロータリーエンコーダのつまみの選択に悩みましたが、秋葉ではサトーパーツのアルミむくのつまみしか気に入ったものがなく、ちょっと高価ではありましたが、これにしてしまいました。重さも適度にあるので、回転フィーリングは非常にいいかんじで気に入っています。ディスプレイのスモーク板を止めるねじは六角のものにしてみました。つまらないこだわりですが、なべ頭の３ｍｍねじより見栄えがいいことはたしかです。ＳＷは左から、ＰＯＷＥＲ、ＣＬＯＣＫ切り替え（外部、内部）、ＤＤＳステップ切り替え（25/100Ｈｚ）、ＡＭ/ＦＭとＳＳＢ切り替えです。ロータリーＳＷは５バンドのローカル切り替え（3.5,7,14,21,50ＭＨｚ）とＴＴＧ用信号出力（５バンド分）の機能があります。

フロントパネル

　下の写真は実装の様子です。まだ、クロックは実装していません。左上が制御/表示部、左下がＤＤＳ基板、右上が出力アンプ+ＢＰＦで右下のおおきな黒い出っ張りが電源トランスです。トランスは端子にＤｉを結線した部分が丸見えで外部にむき出しになってるので、あとでカバーを考えることにします。これは、昔のソニーのカセットデッキを分解したときに出てきたもので、３巻き線の電圧が今回用途にぴったりで、シールドも厳重だったので、ぱっくり食いつきました。右下の四角い金属箱はＯＣＸＯです。クロックユニットは下駄を履かせて、ＢＰＦの上面に実装するようになっています。

内部の様子①

一応、こんな感じで外部のＳＳＧからクロックを入力させている場合は、きれいなスプリアス特性と近傍スペクトラムが得られています。ちょっと野暮用が続くので、一回、途中ですがアップすることにしました。

＜完成＞　【2008.11.15】

　野暮用の予定が変更になったので、朝から、↑の続きをごそごそとやっていました。レタリングを入れると、だいぶ引き締まった感じになりますね。結局、ＬＯＣＡＬとＴＴＧは3.5-50ＭＨｚの５バンドのみにしてあります。ＬＯＣＡＬのほうは出力にＤＷＭフィルタを入れているので、48.5-52ＭＨｚ（3.5/7）、59-61.5ＭＨｚ（14/21）、50-54ＭＨｚの出力周波数になります。一方、ＴＴＧの場合は50ＭＨｚのＬＰＦしか通していないので、ロータリーつまみをぐるぐる回せば、100ｋＨｚ-52ＭＨｚくらいまで出力できます。なお、念のため、この出力をもうひとつのＤＤＳとコンバイナにつなげて初めてＴＴＧとなるわけで、これ単体では単なるＳＧでしかありません。

フロントパネル（文字入れ後）

　下の写真は内部に基準クロックを実装して完成したところです。ＯＣＸＯはいつも電源を入れておこうかと思ったのですが、周波数変動を見ていると、５分くらいで安定してしまうので、常時電源ＯＮは止めにしました。
　
　いい加減に回路を組んでいったのですが、なんとかぴったり収めることができました。クロック回路なんて、いまから思い出すと、できるかどうかわからない３ｒｄオーバートーンのＶＣＸＯの小さな実験基板に逓倍と４００ＭＨｚ帯の共振器を増設していき、あとからＰＬＬにしたので、つぎはぎだらけの基板で、とても最終形を考えて作っていたわけではありません。制御基板も手元にあった穴あき基板がちょうどよかったので流用しただけで、あまり考えていたわけではありません。しかし、こうやって最後になってみると、収まってしまうのが不思議です（と言いたいが、電源トランス外だしの愚があることに気づいて　冷や汗！）。

完成したＬＯＣＡＬ/ＳＧの内部

　最後は、ＴＲＸとのつなぎこみです。あまり心配はしていなかったのですが、狭い3.5/7/17/21ＭＨｚに関してはハムバンド内受信スプリアスはゼロ、50ＭＨｚ帯は50-52ＭＨｚの間にＳ１以上のスプリアスが３点ありました。まあ、問題なく使えるレベルということができると思います。特性に関してはバラック時と変わらないので、しつこいので掲載するのは止めておきます（笑）。

　ＡＤ995ｘＤＤＳを空中配線でいじり始めてから、十ヶ月もちんたら遊んでいたのですが、なんとか挫折しないで完成できてほっとしています。例年、50.370ＭＴＧに何を持っていくか悩む（大型のＴＲＸは運搬が不可能なので・・・・）のですが、今回のブツはちょうどいい作品となったと思っています。