ＡＤ9952チップと搬送ケース （２５０個入りにたったの6個）
右端はチップ裏面のパッドが見える
| 995XシリーズＤＤＳの実験 （2008.2.2４） |
数週間前からＨＰの冒頭に9952ＤＤＳの汚い実装の様子と、一部特性を掲げておきました。とりあえず、動いたと思ったので、至急、皆さんにお知らせしようとあせってアップしてしまいました。アップ出来たので、安心して1週間ほど海外出張に行ったのですが、帰ってきて、びっくりしました。それは、電源を入れる毎に特性が異なるのです。いじっていて、しまいには電流が減少して、出力が出なくなったり・・・・・もー大変でした。 これは実装方法の不確実さを考えれば、アタリマエの事象なのでしょうが、ちょこちょこいじっていていろいろ分かってきたので、先に進むか、別の実装方法を考えるか立ち止まって考えたいと思いました。というところで、一回、途中経過を書いておこうと思います。
今までに、ＤＤＳはかなりいじってきました。一番最初は秋月のＤＤＳキットで、これはまだ、ＰＩＣのようなＤＤＳコントローラとして使えるＣＰＵが簡単に手に入る前から、ロジック回路でインターフェースを組んで、8バンドＤＤＳ逓倍型トランシーバに使ってみました。そのあとは、アナデバのＡＤ9950/9951に移り、オーバークロックで楽しみました。実は、これで、アップコンバージョンＴＲＸのローカルを逓倍方式でやるかどうか、かなり悩んだのですが、結局、流行のＤＤＳ ｄｒｉｖｅｎ ＰＬＬ Ｓｙｎｔｈｅｓｉｚｅｒでやっつけることにしました。ＤＤＳはＰＬＬの比較信号というわけです。このとき、すでにＡＤ9852-9854という、クロックが300ＭＨｚまでの大きなチップが知られていましたが、サンプルを入手して、実装に取り掛かるも、あまりのピンの多さ（80ピン）とピンピッチの狭さ（0.5ｍｍ）に実装を諦めました。海外には、こいつをバラック実装して動かした例もあったようですが、私にはそこまでの根性がありませんでした（笑）。
ＡＤ9952チップと搬送ケース （２５０個入りにたったの6個）
右端はチップ裏面のパッドが見える
さて、時は移って、３年ほど前ですが、なにやら高性能なＤＤＳチップのアナウンスがありました。0.5ｍｍピッチ４８ピンでクロック４００ＭＨｚ、ＤＡは14ビットというのですからたいしたものです。半導体の進歩の恩恵をもろに受けた特性向上ですね。これは食いつかなければ、ということで、数個を代理店経由で入手することにしました。6個で2万5千円くらいだったような気がします。アナデバから、厳重にスタティックシールドされた頑丈な搬送用ＩＣケース（２５0個入り）にたったの6個収容された荷物が届きました。チップの実物を見ると、なんだか頼りなさそうなのですが、これなら職人的空中配線で実装できるかも知れないと思い始めたのです。
しかし、このころはＴＲＸと格闘していて、まだ、ユニットレベルの実験をやっており、とてもＴＲＸの最終形態が見えないころだったので、9952は必然的にお蔵入りになってしまいました。実は、最近ＴＲＸにけりがついたので、こいつをやろうかＤＳＰをやろうか迷っていたのですが、ええい、どっちもやりたいから並行してやっちまおう・・・ということになって、現在に至っています。そこで、本当にバラック実装してみたのか今回アップした「お話」ということになります。製作記事ではないので、単なる物語としてご覧ください。
ＡＤ995Ｘのデータについてはアナデバのサイトをご覧ください。あまりに有名なので説明はいたしません。特にＡＤ9954は日本語のデータシートもあるので、理解しやすいと思います。3年前に英語のデータシートを読んだときはＡＤ9850/51の経験があったので、それほど困難は感じなかったのですが、やっぱり日本語のリファレンスがあると、随分安心できます。
実験基板の様子
左はＰＣインターフェースとレベル変換回路
右はデジタル、アナログ電源
アナロググラウンドとデジタルグラウンドは分離して一点で結合
上の図は全体実装図です。制御はＶＢで作ったソフトを使っています。まだ、未完なので公表するには恥ずかしいので止めて置きます。回路はデータシートの指示に従ってＣＲ、バイパスコンデンサ電源、制御信号線を結線しています。もし、このユニットを外部ＶＦＯとかに出来たら、そのときに回路をまとめたいと思います。ＤＤＳチップ出力はバランス型、クロック入力はアンバランス、コンパレータ（9951には無い）は入力をグラウンドに落としています。出力ＬＰＦは省いてあります。電源レギュレータは、アナログデジタルを問わず、ＬＭ317で1.8/3.3Ｖを作っています。高速レギュレータを推奨されているサイトもあるようですが、手持ちが無かったので仕方なく317を使いました。クロックはＳＳＧから直結で10ｄＢｍほど供給しています。チップ内部の逓倍回路は使いません。位相雑音が大きくなるのを避けるためです。
実装の様子
（ちょっとクローズアップ）
これは、クローズアップの様子です。写真だと解りずらいので、↓に模式的に書いておきます。
実装を横から見ると・・・・・
以前、ＪＡ４ＬＡＯさんの掲示板で、裏のパッド処理はどうするか質問がありましたが、こんな感じでやっつけています。データシート上では、パッドはアナログＧに接地することとあるのですが、空中配線ではこの処理に悩みます。いろいろ考えた末、0.1ｍｍ厚の銅板を円柱状に加工して、ＤＤＳのパッド面にハンダ付けして、それをアナログＧにハンダ付けする構成を取りました。円柱内はハンダが充填されているので、放熱効果も大だと思います。その状態で、チップは4ｍｍくらい浮きますが、これを電源端子とチップコンデンサで固定します。チップコンは0.1μ,0.01μ,100ｐを並列にして置きます。もちろん線を引き出し、10μＦくらいのでかい奴を追加しますが。アースへは0.3ｍｍのワイヤーで落とします。ピンからの引き出しは0.2ｍｍのワイヤーでピンに圧力が掛からないようにハンダ付けします。この辺は全般に超絶技巧が要求されますので、自信と経験のない方には絶対にオススメいたしません。
この方法は例え、実装できたと思っても、見た目ではルーコンが分からなかったり、基板にストレスを加えると、ルーコンになったりと、大変な思いをします。くれぐれも良い子の皆さんは、誰かに基板を作ってもらってください。私は幸いにしてチップを一個も破壊しませんでしたが、3000－4000円もする高価なチップですから、より確実な実装方法を取られることを提案いたします。
Ｆｏｓｃ：60ＭＨｚ Ｆｃｌｏｃｋ：250ＭＨｚ
ＢＷ：5ｋＨｚ ＲＢＷ：30Ｈｚ
Ｆｏｓｃ：60ＭＨｚ Ｆｃｌｏｃｋ：250ＭＨｚ
ＢＷ：１ＭＨｚ ＲＢＷ：3ｋＨｚ
Ｆｏｓｃ：60ＭＨｚ Ｆｃｌｏｃｋ：250ＭＨｚ
ＢＷ：２０ＭＨｚ ＲＢＷ：30ｋＨｚ
んでもって、早速特性です。一番上はＢＷ５ｋＨｚの特性です。以前は良くＢＷ１ｋＨｚで見ていましたが、あまりキャリアに近い狭い周波数領域では、ハムしか見えないので、実際のＳＳＢの通過帯域に落ちる雑音を見る事にしました。ご覧のようにきれいな特性です。文句のつけようがありません。ＢＷ：20ＭＨｚでスプリアスが見えていますが、ＢＰＦを掛けるのであまり問題にならないでしょう。さすが、１４ビットＤＡの威力はたいした物です。
Ｆｏｓｃ：90ＭＨｚ Ｆｃｌｏｃｋ：400ＭＨｚ
ＢＷ：5ｋＨｚ ＲＢＷ：30Ｈｚ
Ｆｏｓｃ：90ＭＨｚ Ｆｃｌｏｃｋ：400ＭＨｚ
ＢＷ：1ＭＨｚ ＲＢＷ：3ｋＨｚ
Ｆｏｓｃ：90ＭＨｚ Ｆｃｌｏｃｋ：400ＭＨｚ
ＢＷ：20ＭＨｚ ＲＢＷ：30ｋＨｚ
次に周波数を90ＭＨｚにしてみました。クロックは400ＭＨｚです。250ＭＨｚでは何も起きないのでクロックアップさせてみました。上記に示すように、すこし、500Ｈｚ以下がざわつきますが、-70ｄＢか-80ｄＢかというような領域なのでまったく音声帯域には影響なく、良好な特性です。スプリアスが無くなってるのには好感が持てます。
Ｆｏｓｃ：150ＭＨｚ Ｆｃｌｏｃｋ：400ＭＨｚ
ＢＷ：5ｋＨｚ ＲＢＷ：30Ｈｚ
Ｆｏｓｃ：150ＭＨｚ Ｆｃｌｏｃｋ：400ＭＨｚ
ＢＷ：1ＭＨｚ ＲＢＷ：3ｋＨｚ
Ｆｏｓｃ：150ＭＨｚ Ｆｃｌｏｃｋ：400ＭＨｚ
ＢＷ：20ＭＨｚ ＲＢＷ：30ｋＨｚ
さて、クロック400ＭＨｚでの限界特性にチャレンジしてみましょう。出力を150ＭＨｚまで上げてみます。ご覧のとおり、90ＭＨｚと大差ありません。すばらしい特性です。十分使えるのではないでしょうか？
Ｆｏｓｃ＝150ＭＨｚ時のスプリアス
上の図は最後になりますが、0-300ＭＨｚ帯域のスプリアスです。出力が150ＭＨｚのときに、250ＭＨｚに大きなスプリアスがあります。基本波との差は100ＭＨｚなのでクロック系の内部からのリークでしょう。その他はどうせ急峻なＢＰＦを掛けるので、まったく問題ないと思います。
今回、クロックにＨＰ８６５７Ｄを用いたのですが、それよりはるかにきれいな近傍スペクトラムを得る事が出来ました。もしかすると、高いクロックで低い周波数の生成を行うのは「分周」するのと等価なのかしら？それなら近傍スペクトラムがＳＳＧのそれよりきれいになるのは納得が行きます。もし余裕があれば、Ｘｔａｌで400ＭＨｚ近辺の発振器ユニットを持っているので、いずれはこれに換装するつもりです。
このようにバラックセットでも一定の特性を確認することができました。専用基板を作成できれば、安定度も増して実用レベルになると思われます。発生周波数も１００ＭＨｚ程度は問題なく使えそうなので、期待が膨らみます。
＜クロック源の近傍ノイズとＤＤＳ生成波の近傍ノイズ＞ 【2008.3.8】
ＪＡ４ＬＡＯさんと掲示板で情報をやり取りしていて、クロック源を何にしようかと考えていました。手軽にやるなら、ＤＤＳ内部のＰＬＬを使って逓倍をすればいいのでしょうが、どうも、こんなチップのＰＬＬは位相ノイズが多そうだなぁとの思いこみがあって、ずっとダイレクトにクロック周波数を逓倍せずに用いてきました。一回、４-５逓倍のモードも見たのですが、位相ノイズの広がりが醜く、使う気がしませんでした。もしかすると実装が影響しているかあるいは、腕が悪いのかも知れませんが、気持ちが受け付けないのです。こんなちっぽけなＰＬＬなんて（全然論理的、実証的でなくてごめんなさい）。
そこで、いま、すぐ実験できる信号源をクロックに用いて、ＤＤＳの生成信号の近傍ノイズを測ることにしました。実は、４００ＭＨｚものクロックで、ＤＤＳが動くなんて、当初は信じられなくて、信号が生成されただけでもビックリものなのに、実際動き出すと、欲がでてくるものですね。
 |
① 左は生成信号 150ＭＨｚ Ｃｌｏｃｋは右図 Ｓｐａｎ：5ｋＨｚ ＲＢＷ：30Ｈｚ |
 |
② 左はＣｌｏｃｋ 400ＭＨｚ ＨＰ8657Ｄ Ｓｐａｎ：5ｋＨｚ ＲＢＷ：30Ｈｚ |
 |
③ 左は生成信号 150ＭＨｚ Ｃｌｏｃｋは右図 Ｓｐａｎ：5ｋＨｚ ＲＢＷ：30Ｈｚ |
 |
④ 左はＣｌｏｃｋ 400ＭＨｚ ＨＰ8657Ｊ Ｓｐａｎ：5ｋＨｚ ＲＢＷ：30Ｈｚ |
 |
⑤ 左は生成信号 151.14ＭＨｚ Ｃｌｏｃｋは右図 Ｓｐａｎ：5ｋＨｚ ＲＢＷ：30Ｈｚ |
 |
⑥ 左は Ｃｌｏｃｋ 403.05ＭＨｚ ＶＸＯ-ＰＬＬ Ｓｐａｎ：5ｋＨｚ ＲＢＷ：30Ｈｚ |
上の表は左列（①、③、⑤）が生成信号、それに対応するクロックが右列にまとめてあります。①は以前の実験の再掲です。クロック源は上の二つがＨＰ8657でそれぞれ、ＤとＪタイプです。いずれもオークションの入手で、整備されたものではないと思います。近傍ノイズの量は②＞④ですが、その差が生成信号にも差となって現れています。
実は、掲示板で、ＬＡＯさんがＸｔａｌＯＳＣ（67ＭＨｚ）を６逓倍して400ＭＨｚ帯を作りだしているのに刺激を受けて、「そういや、昔、スペアナを作ろうか（←得意の挫折）と思ったときに２ｎｄ ＬＯ用として作った、ＶＸＯ-ＰＬＬがあるのを思い出しました。こいつが、かなりきれいなスペクトルのはずだ・・・・と思いだして、ガサゴソ探し出して、特性を取ってみたのが、⑤、⑥というわけです。
これをみると、ＤＤＳ固有のノイズとクロックから写像されてくるノイズがあるような気がします。⑥はＸＯそのものですから、これでも生成される近傍ノイズ⑤は、ＤＤＳ固有なものなのでは？と考えられます。
まぁ、はっきり言ってどうでも良いような領域のことを議論しているわけですが、ここで言いたいのは、こんなに素の特性はいいＤＤＳなのだから、誰か、基板を作って適価で頒布してくれないでしょうか？ということなのです。ここをごらんの皆様、誰か手を上げていただけませんか？？？？？
＜ＤＤＳの実装方法（バラック２号）＞ 【2008.5.24】
995ｘシリーズのＤＤＳで遊びはじめた一作目は、どうも構造上に弱点があったようです。すなわち、紙フェノール基板に作ったので基板が柔く、どこかにルーコンがあったのか、動作不安定になることがありました。これは、ルーペと極細ピンセットを片手に、相当程度調べたのですが、原因特定に至りませんでした。ただ、基板やチップの微小エリアにストレスを加えると動作が変わるので、これ以上の実験続行は無理と判断し、なにか対策を考えることにしました。また、前の構造では、ちょっとチップの基板からの浮きが大きく、もしかしたら、これが原因で、迷結合が起きているかもしれない？（ディジタルＩＣではあまり考えたくないが）と思い、もっとアースに近く実装したくもありました。
ということで、以下のとおり実装を変えることにしました。
まずは、チップのクローズアップとパッドに着ける銅板（0.1ｍｍ厚）から作った円柱です。
下の写真はガラエポ基板に上記円柱の通る穴を空けて、さらに裏面のアナロググラウンドを表のアナロググラウンドに導くスルーホールじゃない、単なる裏表連結のための小穴を空けます。また、アナロググラウンドとデジタルグラウンドの分離帯も得意のカッターで切っています。
↓これは、裏面と接続して、盛り上がったハンダをやすりで削って整形したところです。
↓これは、裏面です。
↓チップの裏のパッドに円柱をハンダ付けして、整形穴に挿入しようとしているところ。
↓挿入完了して、裏でハンダ付けして、マウント終了。ちょっとゆがんでしまいました。チップの基板からの浮きはだいぶ軽減することができました。やれやれ。
ということで、実装し終わったのが下の写真です。大昔のクールピクス950では、暗くて絞れなかったので被写界深度が浅く、手前がボケています。次は一眼+マクロでまともに撮りたいですね。この程度の実装でも動作はごく安定になりました。強度的には、0.2ｍｍのワイヤーでＩＣピンに直接結合した部分がちょっと弱そうですが、移動用じゃないので、使いながらしばらく様子を見てみる事にします。
さて、次はＤＤＳ制御回路に移るわけですが、ここで一計を案じています。もう、こうなると動くのは確実なので、なんとか手を掛けないで仕上げたいわけです。そのためにはソフトは凝りたくない。ということで、ＴＲＸのソフトを殆ど流用し、ハードも冗長度が高いが、すっかりコピーしてしまおうと画策しています。これで、ＤＤＳへのデータ出力と各バンド毎のＤＤＳ設定データの値を変えれば、一丁あがり・・・・となるといいのですが。（そんなに楽に行かないかも・・・・）