あけましておめでとうございます。
　　　　　　　　　　　　　　　　今年もよろしくお願いいたします。


　実はこの稿は去年の１１月に書いていたのですが故あって、一旦御蔵入りしていました。今回、だいたいの目星がついたので、再開してみようと思っています。

　さて、２ヶ月ばかり時間をさかのぼりますが、RedpitayaのSDR-TRCVが、ほぼ完成したので、さらにパワーアップするためのリニアアンプについて考えてみます。SDRなので、このトランシーバの変調特性は完璧ですから、これに続くアナログパワーアンプもそれに恥じない特性を実現してみたいものですね。パワーアンプの一番重要な特性といえば、何と言ってもリニアリティですから、これにはこだわってみたいものです。

　無線機のパワーアンプはパワーが出さえすればいいという話にはなりません。昨今のスプリアス規制の強化にしても、近傍周波数領域についてのＩＭＤが問題になります。なので、規定のパワー（２００Ｗとか、５０Ｗとか１０Ｗ）でＩＭＤ３が−２５ｄＢとかいうレベルのアンプは、かなり辛い特性と言わざるを得ません。それを避けるには、今までは、ベースカレントをがんがん流して、Ａクラスに近い動作で無駄な電力を消費するしか手がありませんでした。しかし、これとてハイパワーになってくると不可能で、適用できるのは、精々５０Ｗレベルのアンプまででしょう。そう考えると、私の２００Ｗアンプも、そんなに褒められた特性ではありません。そこは重々認識しています。何せ前世代のパワーＭＯＳＦＥＴを使っているので、特性が良くないのは仕方のないところでした。

　それが、Redpitayaのプリディストーションに出会ったおかげで、直線性のあまりよろしくないアンプでも、十分にリニアリティ向上ができる、要するに、電気を「がしがし」突っ込まなくても宜しいということになりました。これは大きなメリットです。この技術を、ベースカレントをたくさん流すことが躊躇される大きな出力のアンプに用いない手はありません。なので、SDR-TRCV by Redpitayaは２０Ｗｐｅｐで作りましたが１０ｄＢアップの２００Ｗｐｅｐを目指してみたいものです。それだったら、先の２００Ｗアンプを外付けして、そちらから赤ドラゴンに信号をフィードバックさせて、リニアリティ向上を図れば、良いだろうに！と考えるのが普通です。

　はい、その通りなのですがちょっと懸念があります。

　

　ことがプリディストーション機能を発揮させる上での注意点になるようです。「メモリー効果」とは、アンプを構成するＦＥＴが動作条件を記憶していて、その記憶が動作条件が変化したあとでも若干の間有効であることを指すようです。にわかには理解しずらいのですが、もし、事実であれば（その方面の論文はたくさんあるようです。単に私の考えが及ばないだけ？）、プリディストーションの原理を考えれば、その効能をスポイルするであろうことは理解することはできます。

　電源電圧が高く、消費電流が少ない方がメモリー効果は少ないと言われていますから、ＭＲＦ１５０とその係累は、バイポーラＴＲよりも高電圧動作が可能なので、その点では、「まだ」候補者の端っこなのかもしれません。いっそのこと、２ｓＫ４１０なんていう太古のＦＥＴの係累（２ｓｋ４０８/４０９、３１８、３１７、1575）はＶＤＤ最大値が１８０Ｖですから、９０Ｖ動作が可能ですので、こっちの方がいいかもしれませんが、コイツ等はもう絶滅種なので、408/409/318/1575は所有していますが、新たな機器に採用する気にはなりません。

　一方、ＭＲＦ１５０とかのＭＯＳＦＥＴ-ＰＡだと利得を稼ぐのが苦手で、精々頑張って１５ｄＢというところでしょう。非同調のブロードバンドＰＡでは２０ｄＢは無理だと思われます。なので、赤ドラゴンＳＤＲ-ＴＲＣＶに後置することになりますが、アンプのステージが合計３段となって（赤ドラゴンの基板内のアンプを加えれば４段）、プリディストーション動作をさせるのに困難度が増します。プリディストーションで補正したつもりが、メモリー効果とかで、完全補正にならない「確率？」が、段数が増えれば増すと考えられるからです。なので、もしゲインの大きな素子が使えて、ＰＡ段数を減らせれば、この懸念は吹っ飛びます。

　ということで、脚光を浴びるのが、「近代の」ＭＯＳＦＥＴであるＬＤＭＯＳです。構造や原理についてはググってください。ただ、初学者（私も）に親切な解説は、余り見当たらないのが残念ですけど。特性面では、利得が大きく、劣悪な負荷条件にも耐性が高いと覚えておけばいいでしょう。アイドルカレントも数十ｍＡで良いらしく、効率がいいです。また、ＩＭＤ特性も良好と言うことなしみたいですね。パラメータ的には前時代のパワーＭＭＯＳに較べて、Ｃｉｓｓ、Ｃｒｓｓ、Ｃｏｓｓが少なめに見えるので、整合回路の設計が楽です。このあたりは、ＫＷアンプに用いることができるＢＬＦ１８８ＸＲ（ＬＤＭＯＳ）とＭＲＦ１５４×２（前時代ＭＯＳ）のデータを見比べてみると面白いですよ。

　

ゲインの記載

２７MHｚで３２．３ｄBって一体・・・・これ、小信号じゃなくてHPAだぞ！

　最近の規格表（ＬＤＭＯＳ）には、Ｐｄとかトランスコンダクタンスの記述が無いので、前時代のＭＯＳＦＥＴとどのように比較したらいいのかわかりませんが、まぁ、Ｓ１１、Ｓ２１とかの特性図がけっこう豊富に記載されているので、これをもとに設計するのでしょうね。おっと、メモリー効果の関連ですが、ＬＤＭＯＳはＶｄｄが高いものもありますが、別に前時代のＦＥＴと大幅に変わっているように見えません。Ｖｄｄが低いものも普通にあります。なので、使う時には、念のため最大Ｖｄｄの高いものを選んで使うのがいいのでしょうね。

　長々と文字を連ねてきましたが、こういった経緯と理由をもって、赤ドラゴンＳＤＲ−ＴＲＣＶのリニアアンプはＬＤＭＯＳを用いて実現しようと思っています。

　さて、そうは決めたものの、ＬＤＭＯＳが入手できなければ話になりません。ＲＦＰＡ用ＬＤＭＯＳはＫＷクラスのものはけっこうポピュラーになっているようで、ＮＸＰのＢＬＦ１８８ＸＲなんか、お値段はかなり高いですが、一応手に入れることができます。一パッケージ（コアは２個）で１４００Ｗも出る石のわりにはスマートで、昔のＭＲＦ１５４×２のような巨大な外形ではありません。ＭＲＦ１５４はまともに料理された例をあまり覚えていない（たしかＣＱに一回載った？）のですが、Ｃｉｓｓの多さ(なんと１６００ｐF！この処理はたいへんです！）と放熱を考えると、あまり使い易い石ではなかったようです。お値段は一本１０万円近く（もしかしたら２本ペアだったかな？）していましたでしょうか？

　これがＢＬＦ１８８ＸＲだと、２万円〜くらいで入手できそうです。この石はジェミニパッケージ（特性の揃った２個のコアがパッケージされている）なので、昔のことを考えると、これは「バーゲンプライス」ということが出来ます。私でも無理すれば弄れそうですが、数本は間違って飛ばすダメージ（以前は６つも飛ばしていますね：笑）を考えると、まだ、ちょっと手を出す気になりません。また、こんな石を使って２００Ｗアンプを作っても非効率だし、なにより、Ｐｄを考えたら、２００Ｗ保証認定なんて絶対通らないでしょう（規格表にはＰｄの記載が無いので、もしかして電流制限とか申請すれば保証認定が可能？？？：笑）。なので、常識的にはもう少し小さな石を探さなければなりません。

　実は、デジキーとかで物色してみると、けっこうそれっぽく使えそうなＬＤＭＯＳはピックアップできますが、価格を考慮するとあまり選択肢がありません。ＰＰでＰＥＰが２００Ｗ、高いＶｄｄとなると、候補が殆どないのです。パワーが少なくていい用途ならばすでに記事にしてあります。

　さて、偶然に入手のできたもう一種のＬＤＭＯＳはなんとオク経由です。入手経路はＥ−ｂａｙではありません。日本のヤフオクです。こいつは、うまく使えば２００Ｗｐｅｐを絞り出せるかもしれませんが、まだまだ見通しが無いので、この時点ではＬＤＭＯＳ名称の発表は避けておきましょうか。とりあえず目算が立つまで伏せておきます。私のカンチガイで、「こんなもん、ＨＦのＳＳＢ用に使えるわけがねーじゃん！」と「識者」の格好のイジリネタになりたくないからです（大笑）。

　ただし、何の目算も無くこのＦＥＴを採用したのではないということを以下に示します。

IMDの記載

Idq=900mAって５０Vならば一石あたり４５Wも流せば低歪になりそうだが・・・・

　このＦＥＴの用途は携帯電話の基地局のＴＸ用なのですが、見るとＧＳＭという方式に対応するようです。この方式は欧州専用の第二世代のシステムで、日本には無いようですが、たしかＧＭＳＫなる非線形変調（ＦＳＫの一種）を用いていたはずです。そうすると、こんな用途のデバイスはＣクラス専用かい？と思うのですが、用途を見ると、ＳＳＢも書いてあるし、なにより、上図のようにバイアス電流とＩＭ３のデータがあるじゃないですか。それも、ちょっとベースカレントを流すと、かなり直線性が良好です。これならば、通常のＳＳＢ用リニアアンプにも十分適用可能だと思ったわけなのです。

さて、文章ばかりで辟易気味なのですが、このあたりで少し「絵」を載せておきます。

基板と収容ケース

ケースが放熱器になっているタイプ
安物の「CBブースター」でも入っていたのかな？

　上図は、ガラスエポキシの両面基板（いずれもオクで拾った端材）をいつものカッティング工法で作った基板です。相変わらずですが、今回はちょっと工夫があります。ＬＤＭＯＳのソースと基板のグラウンドを密着させ、さらに２枚の基板を接続するための銅パーツを作っています。また、ゲート＆ドレイン端子はチップ交換が多い（オシャカになって交換）と基板が痛むので、その部分の基板パターンも容易に交換ができるようにしました。ゲートとドレインのそれぞれの位置に配置した小基板がそれです。

部品を並べてみた・・・・

今からみるとコアの構成がだいぶ変わっているようだ

　さて、アンプを構成するために、想定される部品類を仮置きしてみました。パワーアンプとＬＰＦ（当座は２バンドのみ）とプリディストーションのためのピックアップ、送受切り替えリレーを実装しようと思います。おっと忘れていました、このケースですが、１０００円程度で落札した、ヒートシンク兼用ケースです。まぁ１００Ｗ位のアンプというかブースターとかのケースでよく見かけますよね。ヒートシンク容量が中途半端なのか、オクでは殆ど人気がなく、安く落札できました。ＬＤＭＯＳは効率がいいので、小ぶり（といっても、コイツはかなりでかいが）のヒートシンクでも大丈夫と判断しています。ま、だめならファンをヒートシンクの上に設置してしまいましょう。ちょっと格好が悪くなりますけど。

　今のところ、パワーアンプの入力は、コンベンショナルトランス（４ or ９対１）、出力はコンベンショナルトランスか１：４の伝送線路トランスでやろうかと思っていますが、出力側は１：９のコンベンショナルトランスも候補に入れておこうと思っています。その場合でも容易に配置が変更できるように考慮しています。このあたりが、まともにＰ板を造らない、野蛮な工法ですが、即座に変化に対応できるという大きなメリットとなります。

スイッチングレギュレータ＆ケース＆メータ（電流＆パワーを予定）

　この図は電源に用いるスイッチングレギュレータ２個とそれを収めるシャーシです。電源は安定化されていないと、メモリー効果が出やすいと想定できるので、当然レギュレータを噛ますのですが、今回は悩みました。アナログだと、ドエライ規模になるので、なんとかＳＷ電源で済まそうと思って、オクをブラつていました。しかし、５０Ｖで５Ａ以上のＳＷ電源なんて、そうは適応できるものありません。

　でも根気よくみていると、２４Ｖ６．５Ａのブツが８個も安くアップされていました。これって、シリーズ接続すれば、ぴったりのものができるじゃないですか。ということで、ぱくついてしまいました。合計４台で、一台あたり１．５ｋ円で新品が調達できましたので、大変いい取引でありました。２台はスペアにすることが出来ます。電圧は２８Ｖくらいまでは調整できるのですが、ＦＥＴの耐圧が１００Ｖなので、あまり電圧超過の「おいた」はしないように考えたいと思います。なので、２台で５０Ｖ６．５Ａの３００Ｗクラス電源を実現できそうです。

　さて、ＳＷ電源の収容ですが、そのためだけにケースを調達すると、けっこうお値段の高いものになります。で、思いついたのが、シャーシの２台重ねです。同じ大きさのシャーシをお互いに開口面を重ね合わせるように結合してケースとするものです。ネットを見ると、無線機のケースの自作事例としてはいくつか見ることができるようです。これに前面パネルをかまして、メータでもつけて電源ケースとし、その上にＰＡを入れたヒートシンクケースを載せることになります。

　はい、ここまで書いてきて疲れてしまいました。一気に製作に移行したいのですが、ここ数週間は野暮用のオンパレードなので、目算が立ちません（←２ヶ月前の話）。とは言っても、時間を見つけて、早くいじりたいなぁ〜〜〜〜。

＜５０MHｚにおける動作＞　 【2018.2.3】

　さて伸び伸びになっていたこの石の紹介から始めましょう。MRF6V2150というＬＤＭＯＳです。前にも書いたように、コイツはＣクラス増幅用に見えるのですが、なんと先に示したようにＡＢクラスのリニア動作も可能なようです。早速試してみましょう。

　まずは、本来用途であるＶＨＦ用動作です。５０ＭＨｚが私としては運用上限なので、ここでやってみることにしましょう。このあたりでまともに動けば、ＨＦ動作なんて「への河童」でしょうから（大笑：しかし、これはあとで臍を噛むことになる・・・・・）。

　動作電圧を考えると、このＦＥＴは１：４のインピーダンス比のコンベンショナルトランスが良さそうです。もちろん、伝送線路トランスでもいいかもしれませんが、ＭＲＦ１５０との類推から、コンベンショナルの方が出力が得やすいイメージ（あくまでイメージで根拠はありません）があるので、いきなりの決めつけは乱暴ですが、まずはこの方向でで考えてみます。

　そうなるとトランスの選定になるわけですが、昔、ここで、こんな小さなコアで１００Ｗｐｅｐを狙ったけど、敢え無く撃沈されたことがあります。まぁ、動作電圧が低く、１：９のインピーダンス比が原因なのか、はたまたコア容量が足りなかったのか、余り追及しませんでしたが、要するに、１００Ｗｐｅｐは未達に終わりました。

　なので、今回はたっぷりとコア容量をおごって、２００Ｗｐｅｐを狙ってみます。

高い周波数向け出力トランス

　まずはこいつのリターンロスです。

高い周波数向け出力トランスのリターンロス

　この様に５０ＭＨｚでの単独周波数帯動作であれば問題ないリターンロス特性ではないでしょうか？以下回路図を示します。といっても、ＬＤＭＯＳだからって、いつもとなんら変わることは無い回路になっています。今回はＮＦＢは掛けていません。従来型のＰｏｗｅｒＭＯＳＦＥＴだと発振防止のためにＮＦＢは欠かせませんでしたが、ＬＤＭＯＳだと動作が安定していて、ＮＦＢは必ずしも必要ないようですね。でも、必要に応じて掛ける用意はありますが、まずは裸の特性を見てみようというのが、ＮＦＢを後回しにした一番の理由です。

回路図

　回路図で気が付くのは大げさなバイアス電圧のレギュレータを設けていない点です。以前のＭＲＦ１５０ｐｐの時は、ベースカレントがじわじわ増えていく対策用に、サーミスタを奢った、ＦＥＴ温度上昇時のバイアス電流低減回路を搭載していました。ＬＤＭＯＳでも、温度上昇に伴いバイアス電流のじわじわ増加する現象は認められることが分かったので、実験ではこのような簡易回路で済ませますが、実用機としてまとめる時は、バイアス安定化回路は必要になるかもしれません。　バイアス回路がらみですが、片ＦＥＴのカットオフ用（ゲート電位をゼロにする）のスライドＳＷをつけています。これは、バイアス電流設定のために、片ＣＨをオフにするためですが。これは、調整をするときは極めて便利です。というか、これがないと、バイアス調整が面倒くさくてかないません。是非、ある程度大きなＦＥＴアンプを作るときは搭載したほうがいいと思います。

　入力回路は５０ＭＨｚに特化した線路長で、４対１のインピーダンス変換比を持つコンベンショナルトランスを採用してあります。コア材はＦＴ５０＃６１で合計６個使っています。高い周波数に特化したインピーダンスマッチングです。

実装の様子

　この回路の実装例を上図に示します。取り立てて記載することも無いのですが、今回は、出力整合回路を、コンベンショナルトランスと伝送線路トランスのいずれも（もちろん排他的にですが：笑）搭載できるようにパターンを切って（削って）あります。また、このＦＥＴの固定には、技術資料で規定された通り、大きなワッシャーを介してねじ止めしてあります。これはプラスティックパッケージなので、ストレスに弱いので、ネジ止めの圧力がパッケージに「変な応力」を生じさせないために必要らしいです。このあたりの実装に関しては、この記事の末尾に顛末を示しておきます。

　さて、ではどんな結果だったのでしょう？ということで、あっさりと、

動作波形

　ピークｔｏピークで２８２Ｖの波形を５０Ω端で得ることが出来ました。これは２００Ｗｐｅｐ、実効出力１００Ｗ（５０Ｗ×２）に相当します。アイドリングは０．３Ａ×２で、２００Ｗｐｅｐ時の消費電流はほぼ５Aなので効率は約４０％になります。若干効率は良くないような気もしますが、この時の歪率は

ひずみ特性

Mカップラー（-２０数ｄB）と追加ATTを経て測っているので、絶対値は不問ということで

　で、ＩＭＤ３が−３５ｄＢを確保できているので問題ないだろうと思います。ちょっと高次のＩＭＤの減り方がブロードですが、これは、動作点をもう少し弄ってみれば、改善できると思います。実は先を急ぎたいので、ここでは「とりあえず動いた」のを確認するの留めたいと思います。なお、利得は若干少なめの２２ｄＢ程度になりました。ま、それでも５〜７ｄＢはＭＲＦ１５０より利得が大きいとは思います。　実は、このトランスではなく、下図に示した出力トランス（K6Aコア×２８個）で３０ＭＨｚでのデータが残っていました。

HF周波数向け出力トランス





30MHｚにおける動作波形





ひずみ特性

Mカップラー（-２０数ｄB）と追加ATTを経て測っているので、絶対値は不問ということで

　これをみると、コアが違うせいなのかは分かりませんが、より特性も良く、高次ＩＭＤの収束もはやいので、より素直な特性になっていることが分かります。こう見ると、なかなかに特性のいい扱いやすい素材のように見えます。第一段階の軽い動作チェックとしては大成功ではないでしょうか？？？

　さて、ここで、プラパッケージのＬＤＭＯＳ使い方のノウハウについてちょっと述べておきます。

　この形状のＦＥＴの固定法については、以前にＱＲＰなＬＤＭＯＳの実験に用いたのと似たような手法を取りました。以前のモノはネジ止めのための穴がＦＥＴパッケージについてなかったので、パッケージの上部から固定治具で押し当てて固定していましたが、今回はネジ止めが可能なので、それを利用して固定することになります。

　しかしながら、このチップはコアをプラパッケージが覆っているので、このパッケージの固定応力がＦＥＴコアに及んでは上手くないようです。なので、ねじ止めの際は「締め付けトルク」が指定されています。その値は０．６Ｎ・ｍとのことで、この値を超えるトルクを掛けないように指定されています。力に任せてがりがりネジを回して、ぎゅーーーっと固定しちゃいけませんよということです。これは、実際トルクドライバーを入手して、実行してみると、０．６Ｎ・ｍって値は心許ないほど微弱なトルクであることを実感しました。

　話が先に行ってしまいましたが、資料を見ていた当時は、その「トルク感」が全然分からなかったので、トルクスドライバーを入手して実体験してみようと、いつものオクを見渡していました。トルクドライバーって、設定できる一定値以上のトルクを「逃がす＝空転する」ドライバーなのですが、市場に出てるのは、設定トルク値が大きく、２０Ｎ・ｍとかのレンジのものが多いです。やっと、小トルクのヤツを偶然見つけて落札したのが、以下の写真のものです。

トルクドライバー外観

トルク可変のダイヤルが左側にある。設定トルク値は真ん中の溝に表示される

　これを見ると、設定トルクが可変できるようになっており、それ以上のトルクが掛かると、確かに「空転」していまって、ネジが締まりません（当たり前か：笑）。これはＮＯＳ品（Ｎｅｗ　Ｏｌｄ　Ｓｒｏｃｋ）ですが、「ビット」と呼ばれる、「ねじ回し」の部分が無いので意外とお安く落札できました。

　ビットはあとから買えばいいんじゃないかと思って落札したのですが、なかなかこれ用のビットを売っているところが見つかりません。仕方がないので、自作してしまうことを考えましょう。ドライバーの先をぶちきって、疑似ビットにしちまえという発想です。

切断したドライバー

右がビットになる

　ドライバーを切断したのは、これが初めてですが、さすがにドライバー軸はねじりトルクに対して強度を持たせてあるので、非常に硬いため、金のこぎりでの切断にはかなりてこずりました（笑）。そのあとは、ビット固定のための溝というか断面が半円になるように削って仕上げです。もちろん、軸径が違うので、これは電動ドリルで咥えて回転させながらやすりで削っています（下図の右半分の細い径の部分がそれです）。

ビットを固定するための削り込み





トルクドライバーの完成

　で、ねじ止めですが、トルクは０．８〜１．０Ｎ・ｍくらいで締めています。０．６だとちょっと心許ないからです。それでも、今のところ異常は出ていないようです。

　実は、もうすでに飛んでしまったＦＥＴがあります。どうしてかというと、当初は銅版でソースに密着させて、その両端は前後基板のアースにブリッジして、「導電能力」を確保しようと思っていました（この図参照）。しかし、この治具の精度がわるく、変な応力が掛かったようで、動作温度が高いところに、強烈な締め付け応力に曝されたネジ部のあたりのプラパッケージ部分が割れてしまいました。以下に見るも無残なＦＥＴ残骸第一号を示します。

ご臨終のLDMOS





ソースアースに導き、入出力のグランを接続する冶具

　これ、パッケージが割れた直後は動作していたようですが、何回か電圧を掛けたら、完全にあの世に行ってしまったようです（鎮魂第一号）。ということで、銅版のブリッジは止めにして銅箔を挟んでで放熱板に固定するようにしました。このように実装を変更後は、同じ理由でＦＥＴが飛ぶことは無くなりました。やれやれです。

　良く見ると、この固定構造は、ソースの対地インピーダンスを乱す要素があります。実は、この実装上の制約があるので、どの程度の周波数まで使い物になるか確認したかったというのが、５０ＭＨｚで最初に実験した理由なのです。どうも、この程度の周波数、出力レベルであれば、あまり気にすることなくＬＤＭＯＳを本構造で利用することができそうだと解りました。



＜原因の探求＞ 【2018.3.5】

　前回から時間があきましたが、そうそう、IMD=−３０ｄBでよければ２１MHｚまでは上記のコアで200Wpepが実現できていたことが記録に残っています。ここまでくると、少しは期待できるのですが、あにはからんや、そううまい話は転がっていないのです（苦笑）。

２１MHｚの動作例

１ｄBほど若干レベルが低いが、１ｄBアップではIMD3＝−３０ｄB近辺になろう

　前回本文中で少し触れましたが、実は、５０ＭＨｚから２８（２１）ＭＨｚくらいまでは特性の出ていたＬＤＭＯＳのＦＥＴアンプですが、その後が芳しくありません。それは、周波数が低くなるにつれて、出力が出なくなる傾向が認められたのです。というか、本当のことを言えば、最初にＳＤＲ−ＴＲＸに合わせて７、１４ＭＨｚでの動作から検証に入ったのですが、思うような動作が得られず、ＪＨ２ＣＬＶさんと情報交換をさせていただいて、５０ＭＨｚでは良好な特性が得られるとの情報に飛びついて、５０MHｚで検証し直したというのが実情だったのです。

　当初は本ＬＤＭＯＳ-ＦＥＴはＨＦローバンド〜ミドルバンドでの動作を期待していたのです。一般の感覚としては、ＬＤＭＯＳみたいな大パワーのＦＥＴが５０ＭＨｚ動くとするなら、ＨＦローバンドで「動かないはずは無い」と思うのが普通です。という一方で、規格表には、なんだか１０ＭＨｚ〜５２０ＭＨｚで使えるというような表現もこれありで、７ＭＨｚは規格外かいな？と思いつつも、規格をちょっと外れたところで、どうせ規格余裕の範囲で、７ＭＨｚくらいならまったく問題なく動作するだろう・・・・とタカをくくっていたのです（苦笑）。

　ｅＢａｙとかに出品されている、セラパッケージでも比較的安価なＦＥＴ（ジェミニパッケージも多い）は、たいていがケータイ基地局のアンプ用で、使う周波数帯に特化した整合回路を有しているものが多くあります。これらは、ＨＡＭバンド用等の「目的外利用」には全く使うことができません。当然ですが。だから、比較的安く放置されていますよね。昔（ＭＲＦ１５０を弄っていた頃）は、知識が無かったので間違って落札してしまうところでした（笑）。

　そういった制限はないはずのこのＬＤＭＯＳが、なぜにＨＦローバンドではまともに動かないのか？？？？と悩み始めたのが昨年（２０１７年）の１２月ころです。まぁ、ＰＡに関しては、ネット上にあまたの事例がみられますが、ＬＤＭＯＳと言えばＢＬＦ１８８ＸＲが定番でＫＷが出たぜーーー！、どーだすごいだろーーー！ってのばかり（動画は特にそんな感じ）で、私の悩みに答えてくれる情報は有りませんでした。

　そこで、ＰＡの大家のＪＨ２ＣＬＶさんに聞いてみることにしました。たしか、ホームページにＬＤＭＯＳの「山」を譲り受けた(11月5日）とのメッセージが有ったので、藁をもすがる思いでメールした覚えがあります。ここで有益なお話を伺いました。曰くローバンドでは出力変換回路のインダクタンス分が少ないと、まともにＦＥＴと整合できないというものです。当時は、ＭＲＦ１５０で問題なく動いていた、μｓが７０のトミタＫ６Ａを２８個も奢った大きなメガネコア型コンベンショナルトランスで実験していたので、これは一考の余地ありということで、トライしてみました。

　まずは、比透磁率の高い＃４３材を試してみました。このスリーブコアは秋葉の斉藤電機に置いてある「中」型コアです。トランスとしては、小ぶりのコンベンショナルトランスでトライしました。

＃４３スリーブ×４のトランス





リターンロス

さすがに＃４３らしく低域に偏重　HFハイバンドは使用できそうもない

　これだと、Ｋ６Ａのトランスの５割増しの出力が得られたので、「これはいけるかも」と思ったのですが、ここで一回、頭を冷やしてみることにしました。但し、私は、エンジニアではありませんし、回路とかの専門の教育を受けたことは無いので、あくまでアマチュア的「思考」であることを最初にお断りしておきます。なので、迷路で迷走する素人がどんなことをやらかすか？という視点でご覧になっていただければ（笑）と思います。

　悩んでばかりいても先に進みません。いままでの状況から、なにがＨＦローバンドでのパワーが出ない阻害要因になっているのかを考えないといけません。原因が解らないのに対策は打てないからです。まず、状況を整理してみます。

●３０（２８）〜５０ＭＨｚではコンベンショナルトランスでμｓの小さな６Ｂ２でもばっちり出力が取れる＝整合がしっかり取れているようだ。

●ＭＲＦ１５０でうまくいったμｓ＝７０のＫ６Ａコアを用いたコンベンショナルトランスでは、ＭＲＦ６Ｖ２１５０はまったく出力が出ない。５０Ｗｐｅｐ（ＩＭＤ＝−３０ｄＢ）以下の体たらく。

●７〜１４ＭＨｚではμｓ＝８５０と言われる＃４３材をもってきても思ったようなパワーが得られない。目標の半分の１００Wｐｅｐ以下がやっと。

　この状況から考えるに、２つの仮説を提示してみます。以下の（２）に関してはある方とのメールの交流から得られた知見なので、さしさわりのないよう一般論化して書いています。

推論（１）・・・・・ＦＥＴの出力インピーダンスが周波数によって変化するのか？
　インピーダンス整合には１：４のトランスを想定しているが、ＦＥＴ側ｐｐで１２．５Ωという値が「周波数によって大きく変化しない」とすれば、ＦＥＴの出力インピーダンスが変化すると、取り出される出力電力も変化してしまう可能性がある。この場合、周波数が低下するに従い、FETの出力インピーダンスが上昇すれば、実験で得られた結果と一致する。

推論（２）・・・・・・低い周波数のコアの動作がおかしい？
　周波数の低い（ＨＦローバンド）で、μｓの大きなトランスを用いて、十分なインダクタンスを得ようとすると、ＤＣ重畳のコンベンショナルトランスでは、磁気飽和の状況になり、所望のインダクタンスが得られない。結果、ＦＥＴに電流が流れすぎるが、結局、整合が取れないので、出力が出てこない。

　の２つの原因が浮き上がってきました。さて、いかなる理由で出力が出てこないのでしょうか？この問題をもっと突っ込んでみたいと思います。


　まずは、上記推論（１）ですが、そもそも、ＦＥＴの出力インピーダンスってどのように測ったらたらいいのでしょうか？

　普通、回路網の入力インピーダンスを測るには、ＶＮＡが一般的です。受動、能動素子を問わず、Ｓ１１の測定値から変換して（複素）リターンロス、（複素）インピーダンスを容易に測ることが出来ます。「容易に」というのは、ちょっと語弊があるかもしれません。ＶＮＡを精密に使いこなすのは、「容易」とは言えないかもしれません。ところが、プロが精度を高く測定するような話ではなく、アマチュアが素子の傾向を掴めればいいよいうのであれば、それは「かなり容易」になります。

　例えば、有名なＶＮＷＡ２．６や３．０は入手も扱いも簡単です。その他にも、これを追いかけるような機器は多々ありますが、いずれも同じように使えるでしょう。で、出力インピーダンスです。これって、良く考えると「静特性」であれば、比較的容易に測定できると思います。なぜなら、パワーアンプであれば、アイドリング時で、出力信号が出ていなければ、扱いは入力インピーダンスと同じでいいはずだからです。

出力インピーダンス測定の様子

DUTの出力側が電圧源（内部インピーダンス＝０）と出力インピーダンス素子のシリーズ
と仮定するなら、VNAを出力につないでS11モードで出力インピーダンスが測れるハズ

　上記は、入力インピーダンスと出力インピーダンスの測定時の違いですが、結果的にはＺｉｎかＺｏｕｔかの違いはあろうかと思いますが、いずれにしてもこの「Ｚ」を測れればいいはずです。ただし、先にも書きましたが、Ｚｏｕｔを測るには出力の電圧源の影響を除かなければなりません。ＦＥＴの等価回路を考えるに、電圧源で考えるのはまれで、電流源でモデル化されているのが普通です。ですが、ま、いずれのモデルも互いに交換可能なので、電圧源でモデル化しても不都合はないと思われます。モデル上は電圧源の内部インピーダンスは　０＋０ｊ　（Ω）でありますから無視してかまいません。但し、ＦＥＴが実信号で増幅動作をしていない場合という条件がつきます。もちろん、信号が出てきてしまっては、これをＶＮＡを突っ込んだら、当たり前ですがＶＮＡは壊れてしまいますので、当然ＮＧです。なので、Ｓ１１を測る要領で、出力インピーダンス（但し静特性、出力は出ていない状態）を測ることにします。

　もっとも、下の図のように、ＦＥＴの規格表にも「出力インピーダンス」なる記述があり、条件としては、アイドリング状態を規定していますから、あながちハズレたことをやっている訳ではないと思っています。

ＭＲＦ６Ｖ２１５０のの出力インピーダンス特性表記（規格表より）





ＭＲＦ１５０の出力インピーダンス特性表記（規格表より）

　という仮定に基づいて、いくつか測ってみましょう。まずは本番前の練習として、小信号増幅素子から測ってみます。実は、これらは大変に気楽です。発振しても、まぁ、それがもとでＶＮＡがブチ壊れるケースは少ないと思います。１Ｗ以上の出力のアンプが発振したら、保証はできませんけど。

　まずは、測定系ですが、まったく簡単で、アンプの入力を５０Ωの終端抵抗をつなぎ、出力をＶＮＡに突っ込むだけです。もちろん、それ以前にＶＮＡの校正をしておかなければならないことは言うまでもありません。

アンプの外観写真

左はuPC1654、右が２SC1426のノートンアンプ





50Ω終端の場合-7　

まずは５０オームのダミーロードを測ってみた。キャリブレーションのつもり。





　μＰＣ１６５４Ｃアンプの出力インピーダンス

さすがに広帯域アンプモジュールなのでHFではほとんど純抵抗に見える。





２ｓｃ１４２６ノートンアンプの出力インピーダンス

けっこうインピーダンスは変動して見える。

　で、結果をみると、一応それらしい値が出ていることが分かります。表示は、スミスチャートがどうも苦手だという向き（私を含む：笑）に配慮して、Ｒ＋Ｘｊの形で示しています。見ると、このような低い周波数域では、小信号アンプの場合、虚数成分が殆ど無く、インピーダンスは実数値で、それっぽい値(７０Ωとか３５Ωとかがあったりで必ずしも５０Ωとは言えないが)あることが分かりました。こういうアンプを最適整合させる場合、次段の入力インピーダンスを配慮しなければならないのかもしれませんが、まぁ、あまり気にせず、５０Ωで受けることが多いと思います。これで、殆ど問題は生じません。なにせ、扱うのが小信号ですから、少しくらい整合が出来てなくても、大幅に歪が悪化するような事態にはなりません。

一方、ベース接地のノートンアンプに関してみると、かなり出力インピーダンス特性が変化していることがわかります。２０MHｚくらいまでは50Ω近辺ですが、５０MHｚになると５０Ω系の整合には怪しくなってくることがわかります。意外とイメージ成分もあったりで、扱いには気を付けたほうがいいのかもしれません。

　ということで、小信号アンプに続いて、小電力パワーアンプについて測ってみます。これは、小信号アンプと同じ測り方です。但し、一応アンプの発振には十分注意をしておきます。

２SC1971アンプ外観写真

実際はシールドケース内に固定される





２SC1971アンプの出力インピーダンス

驚くほど出力インピーダンスは変化がない。バイポーラTrのアンプはこんな傾向なのか？

　この小電力パワーアンプは、素子がシングルだと、Ｖｄｄ＝１２Ｖで丁度５０Ωに出力インピーダンスがなると、昔の記事には必ず書いてありました。たしかに、解説ではその通りの論理的説明があって、納得できます。結果を見ると、広い帯域で３０Ωくらいの値を示し、さらにはイメージ成分も少なく、純抵抗に見えます。けっこう素直な特性なんですね。

次回はお待ちかね、パワー素子そのものの動作時出力インピーダンス測定とコアの磁気飽和の測定に駒を進めてみましょう。これはけっこうおもしろかったです。

＜実験とLDMOSアンプの考察＞　【2018.3.21】

　さて、最後は本丸の比較的大きなパワーアンプ素子について測ってみます。この場合、どんな測定をしたらいいのか悩んだのですが、要は、ＦＥＴの出力のＺｏｕｔを測ればいいのだから、下記の回路でいいのではないのだろうかと思いました。

等価回路とＶＮＡ接続

　ＦＥＴを電圧源とＺｏｕｔで表示するのは、ちょっと乱暴かもしれませんが、前に書いたとおり、電流源に等価変換できますから、このあとの直感的な見通しの良さから、このままインピーダンス表示とします。FETのバイアス回路、ドレイン電圧供給回路と結合コンデンサはFETの負荷インピーダンスに影響を与えない値に設定します。

実際の測定風景

　これは実際の測定風景です。まぁ、空中配線であるため、あまり厳密な測定はできませんが、ＨＦの測定での傾向は見ることができました。下記はいきなりですが、Refurbish品のMRF150を測ってる様子です。

ＭＲＦ１５０の場合

再生品なので気楽に扱っています

　さて、特性例です。まずは、小電力デバイスです。上記のMRF150の測定と同じように測っています。

RD15HVF1の出力インピーダンス





　RD16HHF1の出力インピーダンス

　小電力用FETは〜５０MHｚまではインピーダンスの実数部、虚数部にあまり変化がなく、負荷をドライブする能力は周波数によってあまり大きく変化しないように見えます。特にVHF用のRD15HVF1はHFでは低い周波数においては周波数特性変化が少なく、整合はしやすいということができます。と、こんな感触が得られたところで、次は肝心のLDMOSであるMRF6V2150とと従来型VMOSのMRF１５０です。

MRF6V2150の出力インピーダンス





MRF150の出力インピーダンス

　この2種のFETを比較して、ちょっとびっくりしてしまいました。ＭＲＦ１５０の出力インピーダンスの実数部の挙動です。なんと、ＨＦからＶＨＦまで殆ど一定値になります。それに比べて、ＭＲＦ６Ｖ２１５０のそれは、ＨＦローバンド（例えば７ＭＨｚ）では５０ＭＨｚの場合の３倍に跳ね上がってしまいます。

　この出力インピーダンスの虚数部は、整合回路（出力トランス）のインピーダンスの複素共役を与えてキャンセルするのが普通なので、ＭＲＦ１５０の場合、インダクティブな駆動インピーダンスは整合回路をキャパシティブにする（これがＣを付加する理由）ことで整合が取れると理解しました。

　一方、ＭＲＦ６Ｖ２１５０の場合、同様に虚数部のキャンセルは出来ても、実数部のドライブインピーダンスは残ってしまいます。これが周波数が下がると大きく増加するというのでは、ドライブインピーダンスが上がってしまい、負荷に供給できる電力が減ってしまうということになります。このことは、ＨＦローバンドで出力が出てこない現象を一応説明をすることができます。

　但し、ですが、この静特性（無信号時）の出力インピーダンスが、動作時にどう変わるかは、まったくワカリマセン。測定中でも、特に２１５０の場合はアイドルカレントを変えれば、それに応じて出力インピーダンスも変化しています。ＶＮＡを壊してもいい覚悟で、アイドル電流を増やして、例えば５Ａくらい流して無信号時の出力端子をＶＮＡで測定してもいいのですが、さすがにちょっとなぁ・・・（誰かに壊れたＶＮＷＡ3.0の代金を出すから「やれ！」と言われれば考えますが：大笑）と思います。なんせ電流を流すとゲインが増加して、いつなんどき、自己発振するか分からないからです。

　先の「ＰＡ動作時の出力インピーダンスの変化がどうなるのかは分からない」ではありますが、電流を流すとそのインピーダンスの周波数特性の傾向が大幅に変化してしまうのでなければ（値は変わっても相対的な傾向は変わらないとか）、低い周波数だと出力が出てこない「一応の」説明にはなります。説明にはなるのですが、それでどうなる？と言えば、これだけインピーダンスが変化するのを考えると、ワイドバンドで整合を取ることができないので、単一周波数での整合（トランスでなくＬＣか？）でないとその実力を発揮することができなくなるということになります。それが、ＨＦローバンドで起きてしまうという話になると、ちょっとつらいなぁ・・・というところでしょうか。


　次に、仮説（２）の高μｓコアの磁気飽和による整合不良について話を進めたいと思います。

　この時点で、CLVさんのご友人の方からのアドバイスがあり、＃４３材はμｓは大きいがゆえに直流磁化による磁気飽和の影響を多く受けるので、ハイパワーのコア材としてはふさわしくないとの情報を得ました。おまけに損失に直結するtanΔも大きいと伺いました。確かに、＃４３材のコアは周波数が高くなると、パワーを少しぶち込むと、発熱して使い物になりません。コアの損失が大きいようです。これは、２SK410やRD15HVF1のアンプで実際に経験しており、出力トランスとしては１４MHｚ以上は極めて使いにくいと思います。信号波形もクリップを観測できるので、実際に磁気飽和によるインダクタンスの低下が起きているのでしょう。なので、ある程度のパワーを得たい（１０Ｗ以上？）なら高μｓのコアを使うのは避けないといけません。

　ところで、磁気飽和を測る手段って無いのか？とパラパラとトロ活を読んでいたら、直流磁化の測定例がトロ活旧版のｐ４３にありました。インダクタンスの低下をコア巻き線に重畳されたDCをパラメータに測定してみるというものです。原理は簡単で、コア巻き線とコンデンサで共振回路を作って、DC重畳時に共振周波数の変化からインダクタンスの低下を測定できれば、磁気飽和が起きている証左となるはずです。

トロ活の磁気飽和測定回路

　実は、この回路にたどり着く前に、ほぼ同じ方法（共振回路を使う）でDC重畳時のインダクタンスを測る方法を考えていました。ただ、チョークを挿入していなかったために、電源系の浮遊インダクタンス？が影響して、この影響を除去するのに、若干の計算をしていました。実験に使ったコアは１００WクラスのジャンクのバイポーラTrのパワーアンプ基板から外したものです。これにプライマリー側の銅パイプで作った１ターンの「L」のインダクタンスを測ります。得られた結果は、DC＝０A時にインダクタンスは３．６μHで、ＤＣ５Aを重畳時には２．７μHという結果でした（計算方法は長くてくどくなるので省略）。これだとＤＣ重畳で２７％もインダクタンスが減った勘定になります。

　今度はトロ活のように、電源をチョークでアイソレートするチョークを入れてみます。下の図のように、バイファイラに巻いたチョークなので、コアで磁界が打ち消しあって磁気飽和は起きません。このチョークを入れることで、電源の有無で共振回路の同調点がずれることは無く（すなわち電源の浮遊インダクタンスをアイソレートできる）、大変に具合がいいです。

実測定系

右下のコアは＃４３材と想定されるコンベンショナルトランス
真ん中の赤白巻き線のコアがチョークコイルのつもり

　この形で、電源から電流を供給すると、インダクタンスが減少し（磁気飽和が起きる）ていく様子を下図に示します。

共振周波数　（I=0A）





共振周波数　（Ｉ＝５A）

　この結果から、０A、５A時の共振周波数は５．７２MHｚ、７．０６MHｚで、インダクタンスは３．８７μHから２．５４μHになり３５％も減ってしまいます。これだと、電流が流れるわりには、出力が出てこないというとんでもない損失状態が出現します。おまけに信号は、頭がつぶれて、リミッターがかかったような波形になってしまいます。クリップ波形をキャプチャーしておけばよかったのですが、こんな実験をアップするとは思わなかったので取得していなくて、これはあとの祭りでした。

　ということで、出力の大きなアンプでは、＃４３材は使用不能ということが明らかになりました。ただ、この実験はあくまでも直流磁化による悪影響なので、コンベンショナルトランス部にDCを重畳させなければいいと考てはなりません。信号成分でも電流が大きくなれば磁気飽和は当然おきます。なので、先の＃４３スリーブコアトランスから、さらにコア容量をアップして、おまけにDCはカットしたトランスを作ってみました。

ハイブリッドトランス？

赤白巻き線のチョークトランス（１：４）に１：１のコンベンショナルトランスで平衡不平衡変換を行う

　これは、４３＃材のスリーブコア×６コの眼鏡コアに１ターン：１ターンの巻き線を巻いた１：１のコンベンショナルトランスです。これを、バイファイラのドレインチョークで１：４のインピーダンス変換を実現した回路のあとに置けばトータルで１：４のインピーダンス変換器になるはずです。一応、高圧セラコンで、コンベンショナルトランスへのDCはカットしてあります。これは、現時点でのＨＦローバンドにおけるMRF6V2150アンプの最終系と考えてください。伝送線路的なチョークとコンベンショナルトランスの組み合わせなので、ハイブリッド出力インピーダンス変換器とでもしておきましょうか？

　実は、この時はＨＦ低域に目的が特化していたので、７００ｐＦという大きなキャパシターを咥えて、７〜１４ＭＨｚで無理やりＲＬを下げるという暴挙に出ています（苦笑）。ま、結果的に、このような大きくグロテスクなトランスを動員しても、出力を測ると、どうも目的には達成できません。目標（２００Ｗｐｅｐで最低ＩＭＤ３＝−３０ｄＢ以下）に較べると、まぁ〜６割（１２０Wｐｅｐ＠ＩＭＤ３＝−３０ｄＢ）の出力レベルといったところでしょうか？効率は５０％以上が得られているので、損失が大きいというわけではありません。しかしながら昔ＭＲＦ１５０で２００Wｐｅｐが楽勝だった経験からすると、この物量投入に対して得られるパワーにはまったく納得はできません。さぁこれからどうしましょう？という状態です。

　ですが、とりあえず今迄の実験結果をまとめて、ＬＤＭＯＳのＭＲＦ６Ｖ２１５０の扱いを考えてみたいと思います。

　まずは、Low-HFで出力の出ない件ですが、これはPWZがドチョンボをやっているのではないとすると、仮定（１）HFローバンドでLDMOSの出力インピーダンスが上昇すると仮定（２）HFローバンドで、μｓの大きなコアを用いると磁気飽和が起きて出力整合回路の体をなさない・・・のいずれもあてはまると思っています。ただし、（２）は、＃６１材を用いても改善しないので、大方の原因は仮定（１）なのではないかと、内心は思い始めているのですが、なんとも自信はありません。ただ、MRF150との比較をみると、出力インピーダンスのHFローバンドにおける上昇傾向を完全無視できる証拠もないので、ここでは、仮定（１）が主要因ではないかとしておきましょう。

　一応、低域限定であれば、ドライブインピーダンスが高くなることを考慮して、それも、アイドリング時にはかなり上昇してしまうので、コンベンショナルトランスで１：１ののブツを作ってみましたが、やはりパワーは伸びません。当然ですが、昇圧比が１：１では電源電圧が５０Vではまったく足りません。本当はやるまでもない話だったのですが、一応実験して、ダメなことを確認しました（苦笑）。

　本件に関しては、今後の新たな事実の発見や、ここをご覧の識者様からのご指摘で、別解にたどり着いたら、修正記事をアップしたいと思います。

　はい、結論です。ＬＤＭＯＳのMRF6V2150はHFローバンドのリニアアンプには適応性が低いと感じます。

　ならば、どうするのさ？との叱責には、

●５０MHｚ帯モノバンドでリニアを組んでください（これなら、すごい性能を発揮します）。
●この手のLDMOS（今回はMRF6V2150限定とします）でHF帯オールバンドのリニアを組むのはあきらめましょう。

　と答えるのですかね（笑）？もし、「それは間違いで、こうやればうまくいくよ」という情報があれば、ぜひお知らせください。追試したいと切実に思います。

　さて、私の今後の方針というと、今回のMRF6V２１５０を使ったアンプはギブアップすることにします。その代わりといってはなんですが、もうちょっと、HFローバンドでも増幅が「できそうな」LDMOSを入手して、さらに遊んでみたいですね（笑）。乞うご期待（笑）！