今までＲＤ１６ＨＨＦ１を肴に遊んできましたが、ここらで、もう少しパワーのあるＦＥＴでリニアを作ってみたいと思います。あ、ちょっと違った、ＲＤ１６ＨＨＦ１も数個パラ接続すれば、十分なパワーが出ます。もちろん、整合回路がちゃんとできれば・・・という条件付きですが。

　　【2011.1.7】

　というわけで、整合回路についてすこしカット＆トライしてみたいと思います。最初に断っておきますが、理論的にみると、ちょっと端折っている部分もあり、識者からは「ぷっ」と噴きだされる内容かもしれません。素人の慰みなので、その辺はご理解ください。

　検討するのは、一般的なコンベンショナルトランスです。伝送線路トランスでももちろんＯＫですが、メーカー製品や、ＷＥＢにある事例は圧倒的にコンベンショナルタイプが多いので、こちらでトライすることにしました。

　さて、一気に下のような回路を考えて見ます。コンベンショナルトランスで、ＴＣを抱かせて広帯域化して、５０Ωに対してトランスの変換比の負荷Ｒｉｎで受けます。１対１ならＲｉｎ＝２５Ωだし、４対１なら６．２５Ωです。一見入力回路のように見えますが、ＣｉｓｓをＣｏｓｓに置き換えれば、出力回路にも適用できます。また、実際には、ＣｒｓｓでＣｉｓｓとＣｏｓｓは結合されているように見えるのですが、Ｃｒｓｓが比較的少ないので、ここではあまり考えません。考えても微調整の範囲です。また、入力回路の場合、ＲgがＣｉｓｓに直列に入りますが、ここでは省略しておきます。

入力整合回路の概略

　ＦＥＴの場合、広帯域回路にするのは、入力回路でいかにＣｉｓｓを無視できるようにするか・・・が重要なようです。規格表を見ると、ＣｉｓｓはＲＤ１６ＨＨＦ１で４５ｐＦ、２ＳＫ４１０で４４０ＰＦです。コーナー周波数は、ＲｉｎとＣｉｓｓで決まりますから、ちょっと計算しておきます。Ｃｏｓｓも入れてあるのは、出力コーナー周波数のつもりです。

トランスのインピーダンス比と入出力コーナー周波数（Ｐｕｓｈ-Ｐｕｌｌの場合）

　上の表で---は考えなくていいほど高い周波数です。ＲＤ１６ＨＨＦ１は１対１でＯＫですが、これが、２ＳＫ４１０のような古典的ＦＥＴだと４対１でも、５０ＭＨｚまでも危なくなりそうです。かといって、９対１にすると、今度は利得が心配になってきます。これを見ると、出力側に関しては、あまり心配することなく、単に電源電圧と所要出力から変換比を決めればいいのではないかと思います。ただし、１対９以上の広帯域化はけっこうしんどい話になるので覚悟が必要です。

　ということなので、まずは、４対１で広帯域化の実験を進めて見ます。

　今までに、ＲＤ１６ＨＨＦ１を使って、コンベンショナルトランスをいろいろ作ってきました。アマチュア的製法丸出しですが、ここでも、その乗りで続けることにします。ということで、まずは気になっていたスリーブです。ＷＥＢ事例ではいずれも銅や真鍮のパイプが使われていましたので、いままでのような０．２ｍｍ位のりん青銅板を丸めたスリーブじゃ、損失があるかもしれないと危惧して、パイプを用意しました。これは、使うコアの内径にぴったりあうようにしたいので、７ｍｍΦ（銅）と９ｍｍΦ（黄銅）を秋葉で求めました。ラジオセンターの２Ｆの棒材をたくさん用意しているお店です。

コアに通すスリーブ２種

　これを、想定する長さに切断します。この想定する長さというのが素人らしくカットアンドトライです。いままで、コアをいろいろいじってきて、トリマーで広帯域化してきましたが、ＨＦの下限を３．５ＭＨｚとし、５０ＭＨｚまで伸ばすための「感覚」と、コア容量の兼ね合いから決めました。ＲＤ１６ＨＨＦ１のアンプの検討結果を見ていただければ、なんとなくお分かりになれると思います。

　コアは＃６１材（アミドン：μｓ＝125）とＫ６Ａ材（ＴＤＫ：μｓ＝70）を使うことにします。いずれも、国内で入手可能です。想定される用途（Ｋ４１０の入出力、あるいはもっと大きなＦＥＴの入出力用）を勘案しての上です。＃６１材はＦＴ５０で、とりあえず、低域を延ばすために１８個もおごってみました。これは入力用ですが、コア容量が大きいので、１００Ｗクラスなら十分出力用に使えると思います。ＦＴ５０-＃６１はあるルートで大量に安く入手したので、こんな贅沢をしていますが、個別に買うと「ちょっとなぁ」という量になっていますが、これの対策はこのあとで。これは７ｍｍのスリーブを使ってみます。

上が銅スリーブにＦＴ５０-＃６１　下がＫ６Ａ材に真鍮スリーブ

　この際だから、でかくて余裕のあるトランスも作ってみることにします。アイデアとしては、μｓを下げると磁気飽和しずらいだろうから、低域を延ばすために線路長を長くすれば、自然とコア容量が増えて、大容量化できると踏んだためです。ＴＤＫのＫ６Ａ材は２種類が入手できたので、でかい方（内径９ｍｍ）２８個も贅沢に使って見ました。ここまででかくなると、コア容量的には２００Ｗにはもったいないほどで、もうすこし大パワーが扱えそうですが、ここはとりあえず余裕ということで・・・・。

　これが４対１（巻き数は２対１）にテフロン線ダブル巻きに３８０（３００）ｐＦのトリマーを抱かせたトランスです。でかいほうが１７５Ｖ耐圧のＡＬＣＯの３８０ｐＦトリマーで小さいトランスについてるトリマーは耐圧不明の３００ｐＦです。

仕上がったトランス

　まずは、この状態でＫ６Ａの大型トランスのリターンロス（ＲＬ）を測ってみます。単に６．２５Ω×２で終端した場合はＴＣをいじってもあまりＲＬが下がらず、５０ＭＨｚでは１５ｄＢに達していません。低域は、どうでしょう？３．５ＭＨｚまでは使えそうな感触があります。μｓ＝７０という、低比透磁率のコアでもこのくらいの線路長を有すれば、低域まで特性確保ができそうなことがわかりました。これに、２４０ｐＦ×２を装荷すると、さらに帯域が広がります。これは、Ｐｄが３００ＷクラスのＦＥＴの出力容量を想定していますが、これでＰＥＰ＝３００Ｗクラスの出力トランスが出来そうなことがわかりました。ここまでは順調です、はい。

�@大出力トランス
（Ｐｄが３００ＷクラスのＦＥＴを想定）

　次は以前から期待していたＦＴ５０-＃６１を１８個使った初代うなぎの寝床トランスです。ちなみに上の特性のトランスはＬＡＯさんによってなまずの寝床トランスと命名されています（笑）。それはともかく、これで、７５ｐＦ×２を装荷すると、あれまぁ、結構いい特性のＲＬが得られます。これは２ＳＫ４１０の出力容量を想定して作ってみました。なんだか完璧に「見え」ます（笑）。

�A中出力トランス
（２ＳＫ４１０を想定）

　ところが、ここからが大変です。２００ＰＦ×２に増加させると、ちょっとよくなったかの様相を呈します・・・・が、

�B中出力トランス

　下を見てください。一気に２ＳＫ４１０の入力容量の４４０ｐＦ×２になると、５０ＭＨｚ近辺のＲＬのはねっ帰りが大きく、ＴＣをいくらいじっても、これ以上の良好な特性になりません。周波数の高いほうのディップを一気に低域に移動させようとして、ＴＣに並列のＣを付加しても、ディップの深さが浅くなって、５０ＭＨｚあたりでは特性がよくなりません。また、低域はちょっと低いほうまで伸びすぎているような気もして、ここにきて、ちょっと思案モードに突入してしまいました。

�C入力トランス
（２ＳＫ４１０を想定）

　このままだと、いくらＴＣで補正しようとしても、特性改善は望めません。とはいえ、このまま引き下がるのも癪ですので、なにかいい方法がないかとフィリップスのアプリケーションノートを読んでいるうちに、「この方法はまだ試していなかった！」と思い出したのが、大容量のＣｉｓｓをＬＰＦを構成するコンデンサ素子にしてしまえ！というヤツです。誰が考えたか知りませんが、この方法は名案で、目ウロコの感があります。今回も、ちょっと厳密さを欠きますが、下図のように書くことが出来ます。

補正Ｌを採用した入力整合回路の概略

　要はトランスとＦＥＴの間にＬＰＦを構成する補正インダクタンス（Ｌ＿ｃｏｍｐ）を挿入してやることになります。回路図を眺めると、まさにＬＰＦが２系列、ＦＥＴの入力容量（Ｃｉｓｓ）を美味く使って一次のＬＰＦを構成しているように見えます。肝心のインダクタンスですが、相当小さな値になることが予想されます。ここではＴ２５シリーズに一回巻いた（貫通させた）インダクタを挿入してみました。また、低域も１８個のコアでは余裕がありそうだったので、１２個に減らしてみました。これが以下の２枚の写真です。それぞれ、補正のＬをＴ-２５の６と１０を使ったものを示しておきます。リターンロスの改善があり、上図のＴＰでハイインピーダンス測定した利得特性を併記してあります。これを見るとＬＰＦ特性がよく実現されていることがわかります。利得のカットオフは５５-５７ＭＨｚ近辺で、かろうじて５０ＭＨｚ帯がカバーできています。ＲＬは２０ｄＢ程度ですから、まぁ、この辺が追い込みどころというかんじでしょうか。

�D入力トランスのRL-Gain特性（ＦＴ５０-＃６１コア×１２個、Ｔ２５-６で補正、４４０ｐＦ×２装荷）
Ｇａｉｎの表示がＲＬと重ならないように、ＲＬ測定時に比べてＲＥＦ　Ｌｅｖｅｌを１０ｄＢアップして測定

�E入力トランスのRL-Gain特性（ＦＴ５０-＃６１コア×１２個、Ｔ２５-１０で補正、４４０ｐＦ×２装荷）
Ｇａｉｎの表示がＲＬと重ならないように、ＲＬ測定時に比べてＲＥＦ　Ｌｅｖｅｌを１０ｄＢアップして測定

　ちなみに、もっと低域を犠牲にしてもいいかなと思って、コア数を６個にしてみたら、高域も犠牲になってしまいました。この様子を下図に示しますが、少し特性が少し厳しくなってきました。使って使えないことはないでしょうが、上図�DのＴ２５-６を補正インダクタに使ったものを採用したいと思います。

�F入力トランスのRL-Gain特性（ＦＴ５０-＃６１コア×６個、Ｔ２５-６で補正、４４０ｐＦ×２装荷）
Ｇａｉｎの表示がＲＬと重ならないように、ＲＬ測定時に比べてＲＥＦ　Ｌｅｖｅｌを１０ｄＢアップして測定

　とりあえず、２ＳＫ４１０の入力回路に上図の回路を組んで、Ｉｄ＝300ｍＡでリターンロスと利得特性を２ＳＫ４１０を実装状態で測ってみたのが下図です。利得特性は少し暴れが出ています。またパワー半導体の実装状況では、バイアス回路とか、外乱要素が加わるので、特性劣化が見えてきたのかもしれません。これは、今後の調整の余地ありですが、とりあえず、なんとかＨＦ-５０ＭＨｚで使える入力、出力トランスが出来たのではないかと思っています。

�Dの入力トランスを２ＳＫ４１０ｐｐアンプに実装時RL-Gain特性（Ｉｄ＝300ｍＡ）
Gainは-20ｄＢのpassive probeを使ったので表示レベルが低い

　

　　　【2011.1.28】

　上記で、いろいろコアを作ってみたのですが、次はアンプへ組み上げないと話になりません。ＨＰの冒頭にずーっと３年もＫ４１０のアンプをさらしてありましたが、このアンプはＨＦではなんとかＰＥＰ１００Ｗが出ていましたが、コアの発熱が大きく、まったく「使い物」にはなりませんでした。そりゃそうです、だって、コアの特性なんて、全く知らずに＃４３材のメガネコアであがいていたのですから！その後出力側を伝送線路トランスで置き換えて、発熱はおさまりましたが、５０ＭＨｚまでは伸びずに開店休業状態でした（笑）。

　今回の製作ですが、相変わらず、プリント基板は使わず、殆ど空中配線です。まぁ、高電圧小電流形のＦＥＴですかえら、動作インピーダンスも比較的高く、がちがちに基板の線路のインピーダンスを下げる必要もないだろうと考えてのことです。なんせ、たかだか１００〜２００Ｗの小電力ですから。で、上記の入力トランスを適用してみたのが以下の図です。相変わらず、出力側は伝送線路トランスですが、容量には十分に配慮をしています。１対４の変換トランスはダブルバイファイラーで巻いていますし、ソータバランは５０Ωの同軸で処理してみたので、少しはトータルとして帯域が延びていると期待しています。単体では特性を見ていますが、この出力側の動作が、一方のＦＥＴがカットオフされたときにカットオフされてないＦＥＴの側から見て１対４になるというものなので、とりあえず、１２．５Ωと７５ｐＦ（ＦＥＴ一個のＣｏｓｓ）でＲＬを見ていますが、まぁ、ＨＦ-５０ＭＨｚで１５ｄＢくらいの特性です。

リニアアンプ全景

　バイアス回路は独立させています。大きなＶＲを使ってみたのですが、これだとドライバーで、半固定ＶＲを回すより、遥かに操作性がいいです。電源系にはＢＪＩさんのご指摘の中容量コンデンサがバイパスコンデンサとして（もとから）付いていました（笑）。アース周り（特にＦＥＴの周辺）が心もとなく見えますが、これは、あとで強化しようと思いつつ、まだ着手していません。でも、実験当初から発振とかはしていないようなので、そのまんまになっていました。ＦＥＴの２ＳＫ４１０はその昔、３７０グループのＭＩＩさんからＱＳＹ戴いたものですが、あとで、スペアを追加で購入しています。当時はオークションで一本２０００円くらいで落札できていた時期に８本まとめて仕入れています。それが、もし落札すると、いまや５０００円もするらしいですが、Ｐｄを考えると、この石に５０００円も支出する気には全くなりませんね。（実は、小ロット半導体をあちこちから集めて販売してるサイトがあるのですが、そこで見積もったら、一本２万円ですと！、馬鹿にするな！と怒鳴りたくなりますね（笑））

入力整合回路クローズアップ

　上の写真は入力整合回路のクローズアップです。補正用のインダクタンスが→に見えます。ここは、接着剤で留めていますが、簡単に着脱可能になっています。この状態で、動作させて、この特性は取得しました。

Ｋ４１０ｐｐアンプの回路図

　念のために回路図をさらしておきます。入力整合はコンベンショナルトランス、出力側は伝送線路トランスのハイブリッド構成です。ＮＦＢも掛けてあります。こうやって見ると、けっこう大掛かりな回路になっちまっていますね。動作条件は、Ｖｄｄ：８０Ｖ、アイドリング電流：３００〜４００ｍＡ、動作電流：約1.7Ａで、出力は１００Ｗｐｅｐ、ＩＭＤ３：−３０ｄＢ＠５０ＭＨｚ、効率：３７％、利得：１５ｄＢ（ＮＦＢあり）というところです。まぁ、古典的ＦＥＴを無理して５０ＭＨｚまで鞭いれして使うとこんなレベルでしょう。ＩＭＤを下に示します。昔の資料をみると、ＨＦハイバンド（２８ＭＨｚ）では、ＩＭＤは１００Ｗｐｅｐ時に-２５ｄＢくらいと言ってる資料が多いので、まぁこの辺で良しとします。もともとＰｄが合計２４０Ｗしかなくては、なかなか直線性を延ばすのは難しいのかなぁ？と思いはじめました。無理すれば２００Ｗも出ることは出るのですが、そのときのＩＭＤは見られたものではありません。この石は、もし普通のＰＰで使うなら、つつましやかに使うのがいいのだと思っています。３．５〜２１ＭＨｚですが、１００Ｗｐｅｐ時にはやはり-２５〜-３０ｄＢくらいなので、いまさらということで、特性は載せません。なんだか、Ｋ４１０には飽きてしまったというのが、ありありでしょう（笑）。さーて、このあとはどうしましょうかねぇ？ＪＲＣ方式にでも変えないと歪は下がらないのでしょうね。トライしてみる価値はおおいにあるとは思いますが。（続く）

Ｋ４１０ｐｐアンプのＩＭＤ特性

　
　　　　【2011.2.11】

　２ＳＫ４１０ｐｐのアンプは習作と言ってしまいましたが、これで、かなりのノウハウを積むことができました。１００Ｗｐｅｐアンプとしてなら、特に問題なく普通に使えると思います。ただ、保証認定が２００ＷまでＯＫであれば、そこまで出力を出したいというのが人情です。ところが、Ｋ４１０だと、Ｐｄが小さいので、とても怖くて２００Ｗで運用できる気がしません。ということで、勢い、もうちょっと大きなＰｄの石が欲しくなります。最近は、ハイゲインの超大型ＦＥＴがあるようですが、さすがに高価でそれらをいじる技量もないので、ポピュラーな石を探すことにしました。Ｋ４１０の上のクラスというと、ＭＯＴのＭＲＦ１５０/１５１やＢＬＦ１７７やＳＤ２９３１がＰｄ＝３００Ｗ近辺で並んでいます。このうち、最近、懇意にしていただいているＪＡ１ＢＯＰさんによると、ＳＴマイクロのＳＤ２９３１はじゃじゃ馬で、いきなり発振、昇天を繰り返すようですので、古典的ではありますが、ＭＯＴの定番品を使ってみることにしました。ヨーロッパ系のＰｈｉｌｉｐｓ　のＢＬＦ１７７はあまり使用例が見つからなかったのと、少々Ｐｄが少ないので見送りました。１５０はＭ/ＡＣＯＭの製品もセカンドソースとしてあるようですが、これは、３７０ＭＴＧで７Ｌ４ＷＶＵさんから、「Ｍ/ＡＣＯＭは特性が出ないよ」とプロの立場からのご意見を伺ったので、これも見送りです。

　肝心の入手方法ですが、国内ではＭ/ＡＣＯＭしか入手経路が見つかりませんでした。まぁ３０００円+＠で入手できそうなのですが、先のＷＶＵさんの意見が気になって、発注するのは控えていました。残るはＥｂａｙでたっぷり出ている香港のいかがわしい販売店からの個人輸入です。Ｅｂａｙだと、これでもか！というほどＭＲＦ１５０が出品されていますが、これ、結構共通点があります。それは販売店は、かなりの確率で香港であること。一個２５〜３５ドルで、１０個まとめると２５０〜３００ドルくらいになります。いま、円が高いですから、事情のわからない当初は、かなりお買い得かなぁと思っていました。で、一番まともそうな販売店を選んで５個１５０ドルで購入しました。

　上は到着したブツです。２個はマウントしてしまったので、開封していない残りを写してみました。静電気保護のパッケージされていますが、なんだかちょっと様子が変なのです。まずは、取り出してみてみましょう。下↓がそのクローズアップです。お分かりでしょうか？ネジ穴に「ビス跡」が見えるし、電極に折れ曲がりを修正したあとのような跡が残っています。また、金メッキがどうも鈍い色をしています。どうも、これは再生品のようです。多分、工業用電源かなにかから、サルベージして、電極の半田を除去して、電極の折れ目を矯正したのではないかと思います。半田の除去はどのようにするのかわかりませんが、一応、綺麗に取れていて、気分的には、そう悪くはありません。（笑）

怪しい？ＭＯＴ製ＭＲＦ１５０

　もっとも、とっくの昔にモトローラなんて、こんなアナログ素子の製造なんか中止しているでしょうから、こんな値段（＠２６００円）で新品で手に入ると考える方が、オカシイですよね。特性さえ出れば、まぁいいか！と思うことにしました。

　↓の写真はＭ/ＡＣＯＭのＭＲＦ１５０です。今年の３７０ＭＴＧで、７Ｍ２ＳＩＡさんから「うまく動作しないので、もしトライするならどうぞ」と言われて戴いてきた石です。おっしゃるとおり、Ｖｄｄをあげていくと２０Ｖ近辺で、あるＶｇｇ領域でブロッキング発振を起こします。Ｖｄｄを４０Ｖ以上にあげると収まるのですが、なんだか変な感じだなぁと思っているうちに、入力を少し増加させたら、右側の石が飛んでしまいました。なぜかゲートのショートです。不思議な壊れ方ですが、あまり詮索しても、得るところが少ないので、あきらめて、さっさと換装してしまいました。

動作の怪しい？Ｍ/ＡＣＯＭ製ＭＲＦ１５０

　ということで、ＭＯＴのＭＲＦ１５０と今までに作ったトランスやら、部品を実装してみたところが以下の写真です。

実装の様子

　２ＳＫ４１０のアンプで好評だった、２系統に分離した大型ＶＲによるバイアス調整、装荷インダクタンスによる５０ＭＨｚまでの入力トランスの広帯域化は引き続き採用しています。Ｋ６Ａを大量に使った出力トランスは結構圧巻です。どう考えても、２００Ｗクラスのアンプの出力トランスではありません。軽く５００Ｗクラスまで使えると思います。このトランスの下側は、ライン状になったＶｄｄにバイパス用のチップキャパシタ５００Ｖ０．１μＦ、０．３μＦが合計で８個実装されています。補正用のトリマーは、入力側が秋葉のガード下の国際電気に残っていた一個１００円の耐圧不明のものです。出力はちゃんと斉藤電気で買ったＡｌｃｏの１７５Ｖ耐圧の４６０円もする頼もしいヤツです。実は、バイアス回路はＳＷがつけてあって、バンドＳＷと連動させて、各バンド毎にＩＭＤ最適点に調整できるように考えてあります。何時だったかＬＡＯさんんがミクサーのバイアス電圧をバンド毎に可変させていたかと思いますが、そのパクリです（大笑）。で、回路図は下↓のような感じです。

ＭＲＦ１５０ｐｐアンプ回路図

　殆ど、これまでのアンプから類推できるものですが、ＭＲＦ１５０は４１０に比べてＹｆｓが大きいので、発振はしやすいと思います。ただ、大電流形なので、パラスティックサプレッサ（ゲート、ドレイン）は廃止し、ＮＦＢをほんの軽くかけて発振防止としています。フィードバック用のＲは、ゲインを考えると、もう少し小さいほうが良さそうですが。

入力リターンロス＆オーバーオールＦ特性
ＲＬ：５ｄＢ／ｄｉｖ　Ｆ特性：10ｄＢ/ｄｉｖ

　上の図は入力のリターンロスと、オーバーオールの利得周波数特性です。ここでは、入力トランスの出力端に５００Ωプローブで当たったこの方法はやめて、アンプのオーバーオールで見てみました。リターンロスは３．５〜２１と５０ではまぁ使える値になっています。この入力に３ｄＢのパッドでも入れれば、まったくＶＳＷＲは下がって当然ですが、ここでは、まぁ、回路の補正が何処まで効くかという例だとでも思ってください。ドライブパワーが大きい場合はパッドを入れたほうが楽チンでリターンロスが下がります（って当たり前か！）。相変わらず、５０ＭＨｚに共振点のようなものが見えています。ここは、トリマーであえて５０ＭＨｚにチューニングしてみました。

　オーバーオールでみると３．５〜２１までの帯域に比べて、５０ＭＨｚは３ｄＢくらい落ちています。まぁぎりぎりセーフというところでしょうか。じつは、５０ＭＨｚで１６．７ｄＢもゲインがあるので、少しゲイン過多なため、もう、２ｄＢくらいＮＦの量を上げれば、ＨＦ帯の利得が減って、フラットになっていいのかなぁとも思っています。

５０ＭＨｚのＩＭＤ　（ＰＥＰ１００Ｗ）

　上の写真は５０ＭＨｚのＰＥＰ１００Ｗ時のＩＭＤで、４０ｄＢ程度の特性が得られました。ベースカレントは４００ｍＡ×２で、５５Ｖ２．１Ａの状態です。効率は４３％というところでしょうか。

２１ＭＨｚのＩＭＤ　（ＰＥＰ１００Ｗ）

　同じく、２１ＭＨｚで１００Ｗ時です。ＩＭＤが少し劣化しています。−３５ｄＢ程度になります。

１４ＭＨｚのＩＭＤ　（ＰＥＰ１００Ｗ）

　同じく１４ＭＨｚでＰＥＰ１００Ｗ時-３７ｄＢ程度でしょうか。また、７と３．５は３２〜３５ｄＢというところです。あまりいい値ではありませんが、とりあえず、ここでは立ち止まりません。

５０ＭＨｚのＩＭＤ　（ＰＥＰ２００Ｗ）

　最後に、一気に５０ＭＨｚでＰＥＰ２００Ｗを出してみました。このあたりはドライバーの歪みもちょっと気になるのですが、まぁラフに測った値ということで、−３４ｄＢとなりました。ベースカレントは３００ｍＡ×２で、２００ＷＰＥＰ時５５Ｖ３．９Ａでした。効率は４７％というところです。ＡＢ級ですが、ちょっとＡ級よりというところでしょうか？

　これで、とりあえず単体の特性取得を終わりにして、リニアアンプとしてくみ上げていくことを考えたいと思います。

　　　　　【2011.6.25】

　２００ＷＭＲＦ１５０ｐｐアンプを最終系に持っていく途中で、ちょっとトラブルにあって中断しています。これについては別途記述しますが、その間、ちょっと悪い癖がでて、寄り道が始まりました。以前に、ＲＤ16ＨＨＦ１から始まってＭＲＦ１５０に至る過程でトランスと悪戦苦闘していた頃、たまたま、情報交換していたＹ様から、リニアアンプの技術レポートを送っていただきました。これが、下記の題名の文献で、１９９１年の日本無線の技報です。ＶＯＬ３０とあります。

　ハイパワーリニアの記事で、１０ＫＷ出力だって、ＭＯＳ-ＦＥＴのアンプモジュールを組み合わせれば実現できいまっせ　と威勢のいい前書きになっています。従来のバイポーラＴＲのアンプに比べて、ＭＯＳ-ＦＥＴを使って歪み率の小さな良好な直線性のＲＦアンプの実現手法が書かれています。その中の、改善点の「肝」の抜粋が以下のとおりです。

　上文の赤線を引いた理由により、トランスで各アームのＴＲ（ＦＥＴ）の信号を合成する際に生じる歪みをなくすには、プッシュプルの信号合成を行うトランスを「止めちまえ」というのが趣旨だと理解しました。所謂シングルエンデット接続のプッシュプルで、オーディオ回路では、これ以外の回路は殆ど顧られないほどポピュラーな回路ですが、ＲＦではあまりお目にかかりません。

　さて、出力容量の件です。ＴＲとＦＥＴの違いがありますが、大出力のＴＲだと例えば古いですがＣ１７６４などはＣｏｂが２２０ｐＦ（ｔｙｐ）ですので、２ＳＫ４１０の７５ｐＦと比較すると、Ｋ４１０の方が歪みの原因は少なくなると想定できます。ただし以前Ｋ４１０では思うように歪みが下がらなかったので、あとは、出力合成回路でもいじってみるくらいしか、思いつかないため、今回はこの文献の方法に「乗っかって」しまうことにしました。もっとも、ＪＲＣでＪＲＬ-２０００では２ＳＫ４０８/４０９を４８本使っていますが、ＪＲＬ-３０００では２ＳＫ４１０を１６本になっています。ＪＲＬ-3000のモジュールはパラプッシュなのでＣｏｓｓ＝１５０ＰＦくらいになり、この、影響が出るのかもしれません。（うーん、シングルプッシュだとどうなんだろ？）

　上図は技報に載っていた、ＩＭＤ特性です。これ、各ＦＥＴはＡＢクラス動作ですよ。それで、なんとフルパワーでＩＭ３が４０ｄＢも取れています。これはけっこうすごくて、一般にＮパラプッシュプル接続したモジュールをＭ台も並列運転すると、素子のばらつきだけでなく、モジュールのばらつきがありますので、これらの影響を受けて、素子単体の特性よりＩＭは確実に劣化します。例えば、電源用のとにかくばらつきの大きいＦＥＴを多数並列にしてパワーだけを稼ぐタイプのアンプは、相当歪みが大きくなるとみていいでしょう。また一瞬追い込んでも、すぐに特性が劣化します。（パワーだけしか見ていないほうが「幸せ」ですが（笑）。）　そのあたりをうまくコントロールできるのがプロというもので、ＴＨＡＭＷＡＹのリニアアンプは電源用ＦＥＴを使いながらも非常に良好な特性を得ています。これには脱帽で、素晴らしいとしか言いようがありません。ということを考えると、ＦＥＴ４８本で上記の特性は「さすがプロの仕事」です。

　と前書きが長くなってしまったのですが、まずは、ＲＦにおいてＳＥＰＰなる回路を組むと本当に動くのかいな？という興味に抗しきれず、でっち上げてみたのが下記のアンプです。一応、動作はしているようなので、次回以降、ゆっくり説明してみたいと思います。

＜ＳＥＰＰ回路をアレンジしてみる＞　【2012.7.19】

まずはオリジナルのＪＲＣのジャーナルにあった回路です。

よーくみてみましょう。Ｔ１は位相反転トランスのようです。Ｔ２１、Ｔ２２はアイソレーショントランスに見えます。上側のＦＥＴのソースがアースできないためにどうしても２つの独立したトランスが必要になります。ＴＲ１はソースフォロワー、ＴＲ２は反転増幅器に見えます。この出力をＣでＴＲ１のソースに交流結合しているところが、最大のミソのようです。普通、ＡＦ帯のＳＥＰＰ回路はコンプリメンタリーのトランジスタが必要になります。おまけに特性が揃っている必要もあります。こんな条件をＲＦに当てはめると、そんな素子は何処にもありません。Ｐ-ＣＨのＲＦ-ＦＥＴでパワーの取れるものなんて聞いたことがありません。これを解決するために、同一極性のＴＲを使って、反転増幅/正相増幅器を構成して、交流結合させることで解決しているように見えます。その結果、コンプリメンタリＴＲを使う場合は、正負２電源が要りますが、この構成の場合、正電源しか要りません。ＲＦ系ならではの回路構成だと思います。それにしても、面白い回路構成です。本当に感心してしまいました。（ＴＲ１のバイアスの与え方なんて、感動的な処理です。）

回路図と動作説明

で、これをモトにでっち上げることを考えるのですが、まずは、定番のＲＤ１６ＨＨＦ１を使って実験機を作ってみたいと思います。動作の確認なので、シングルバンドにしてみました。上の図は少しアレンジしてみた回路です。プロじゃありませんから、自由な発想でやっています。まずは、入力回路を簡略化します。要は２回路のそれぞれ独立した、互いに位相反転された信号が手に入ればいいので、＃６１のメガネコアに３回路分巻いてしまいます。入力から見て１００Ω×２で終端すると、１０〜６０ＭＨｚでリターンロスが１５〜１８ｄＢ得られるので、これは幸先がいいわと採用することにしました。ＦＥＴの入力Ｃは極小なので、１００Ω終端でも十分帯域が取れます。１００Ωを交流的に接地しているのは、ＤＣバイアスの負荷を重くしたくないためです。ＤＣ的にはバイアス回路の負荷は１０ｋΩになります。

出力トランスは、オリジナルはオートトランスですが、ここでは１対４のコンベンショナルトランスを採用してみました。これは余っていたためで、他意はありません。１０Ｗｐｅｐならここまでの大型トランスは要りません。

出力側の信号の様子を示してありますが、これは私が想像で書いたものですから、もしかしたら見当ハズレの図かもしれませんので、間違いであればレポート戴ければ幸いです。要はこのトランスは信号のインピーダンス変換をしているだけで、この一次側で、上下ＴＲの吐き出す信号の合成を行っているのではないということになります。すでに、回路図の�@の点で電力合成は終わっているのだと理解しています。従って、先にここで書いたような理由の歪みは生成されないというのが、このＳＥＰＰ回路の利点のようです。

ＳＥＰＰで組んだＯＴＬじゃないＯＴアンプ

ということで、ここ一ヶ月近くさらしておいた上の写真の実験機をでっち上げたことになります。入力トランスのあたりがごちゃごちゃしていますが、回路図どおりだと相当混雑して、空中配線の極致になっています。この状態で５０ＭＨｚ帯の３４ｄＢｍ×２（１０ＷＰＥＰ）の出力を出した状態が以下の図です。殆ど歪むことはありませんでした。動作はＶｄｄ＝２５Ｖ、Ｉｄ＝0.45Ａ、効率は４５％というところです。

ＳＥＰＰ-ＯＴアンプのＩＭ特性

今回、Ｃｉｓｓの小さなＴＲを使ったため、あっけなく入力トランスが出来ましたが、これが４４０ＰＦ（Ｋ４１０）とか６００ｐＦ（Ｋ３１８）などと極大なＦＥＴだと、入力トランスには相当悩むことが予想されます。なにか、エレガントな解があるのかどうか、ちょっと心配になってきました。