| LDMOS POWER AMP ② 【2018.10.**】 |
いやー、最近あまり成果が出ないのでちょっとあせり気味です（笑）。おまけに約１Ｗ以上の自作ブランク？期間を強要されて、えらく往生もしていました（苦笑）。それもやっと事なきを得たので、最下位じゃなかった再開したく思います。
さて、つらつらとＳＤＲ関連のＷＥＢを見ていましたが、そこでちょっとした発見をしてしまいました。本格的なＳＤＲといえば、有名なのがＡＮＡＮとＦＬＥＸですが、なんとなく自作屋の触手の動く（中身を見ようとする）のはＡＮＡＮかなぁ？と思って、今更ながらですが技術資料を眺めていました。
ＡＮＡＮ８０００ＤＬＥの写真
https://apache-labs.com/al-products/1048/ANAN-8000DLE-HF--6M-200W-SDR-Transceiver.html より
その中には、ＡＮＡＮ８０００ＤＬＥのリニアアンプ部でＬＤＭＯＳで２００Ｗｐｅｐの出力を得ていることが書かれています。へー、そうなんだ、いままで散々に手こずってきたＬＤＭＯＳでしたが、しれっと２００ＷｐｅｐがＯＫだよとの写真が載っています。但し、あまり重装備な写真ではなく、見たところ中型のプッシュプル型の素子と、軟（やわ）そうな出力トランスでした。これには、ちょっとショックを覚えました。こんなお手軽装備で出力が得られるなら、さすが、高効率ＬＤＭＯＳの本領発揮という感じですね。ただ、残念なことにＬＤＭＯＳの型番は見えません。
ＡＮＡＮ８０００ＤＬＥのＰＡモジュールの写真
https://apache-labs.com/al-products/1048/ANAN-8000DLE-HF--6M-200W-SDR-Transceiver.html より
でもね、外形写真があれば、なんとか想像はつくものです。いままで使ってきたプラスティックモールドのものではなく、セラミックの２コア イン １パッケージ（ＰＰが１パッケージで可能）の外形のようです。流石にＢＬＦ１８８のようなハイパワーアンプ向けではなく、大きさ的には今まで使っていたプラパッケージのＬＤＭＯＳと似たような大きさになります。なので、ちょっと調べてみることにしました。
いろいろネットを漁っていると、フリースケールというかＮＸＰのデバイスセレクションガイドが引っかかりました。これには、「周波数、電力、パッケージの要求に対して、一目で対応デバイスが分かりますよ」という便利なガイドです。要するに、周波数はＨＦ主体、電力は～３００Ｗ、パッケージはセラとなるとだいたいの想像はつきました。しかーーし、ここでは晒していませんでしたが、これを参考にして、以前のＬＤＭＯＳの出力が出ない騒ぎの顛末の最終局面において、パワーの一回り大きなプラパッケージ品（ＭＲＦ６Ｖ５３００）を入手して、換装してみたのですが、たしかに少しは出力アップはしましたが、２１５０と同じように、ＨＦでは使えねーな、という結論に変わりはありませんでした。
という経緯もあってか、ＬＤＭＯＳのＨＦってけっこう厄介だなぁと思っていましたが、外形パッケージをたよりに、「これ、もしかしたら、使えるんじゃね？」と思えるブツが有ったので、思い切って発注してみることにしました。何故に、「使える？」と推測したかについてはあとで詳述しますが、このＨＰで「遊んでいた」実験は、全く無駄ではなかったということが明らかになりました。
なんとも引き延ばしていますが、ここで、実験中のＬＤＭＯＳの品種を紹介することにしましょう。
その名もＭＲＦＥ６ＶＥ６３００ＳＲ５というブツです。ＮＸＰのデバイスセレクションガイドを見ながら、「こいつじゃね？」と推定してみたのが、このデバイスというわけです。ここまで特定できると、動画サイトにはこれを使って動かしてみた事例が散見されることが分かりました。
ＭＲＦＥ６ＶＰ６３００ＳＲ５
実物の印象は、小形、スマートで、大電力がハンドリングできる感じがしないのですが、多分、これは電力効率の良さが相当にに寄与しているのでしょう。
さっそくデータシートを引っ張ってみましょう。前回、ＢＬＦ１８８で大失敗を犯した、２００Ｗ付近における電力効率の悪さ（ここ）は見当たりません。それは当たり前のことで、この石（ＭＲＦＥ６ＶＰ６３００）は２～３００Ｗで最大値が出るように、半導体コアが設計されているので、この範囲で最大効率が得られるのでしょう。つらつらと規格表を見ていると、ＰＤの記述もあり、１０５０Ｗとなっています。これはＭＲＦ１５０×２の６００Ｗに較べて２倍近い値になっていて、出力が２００Ｗ程度でそれも効率のいいＦＥＴとして考えると、大分余裕がありそうです。
しかし、今回、特筆されるのは「負荷インピーダンス」の表記です。下記に、その一部を抜粋しておきます。
負荷インピーダンスの表記（規格表より）
この種のＦＥＴの場合、高い周波数における負荷インピーダンスの表示はあるのですが、ＨＦ帯のそれは「想像する」しかありませんでした。ＭＲＦ６Ｖ２１５０の系列である２３００、５１５０、５３００は皆そうでした。結果的に５３００であっても低い周波数（ＨＦローバンドの７ＭＨｚとか）では所望の出力を得ることが出来ずに、涙、涙に暮れました（苦笑）。あまりに悔しいので、その原因をしつこく考えて、ＰＷＺが推測したのが、ＨＦローバンドにおける不可解なドライブインピーダンス上昇原因説です。
製造者側にしてみれば、もともと素子の特性としてはこれが正常で、変なイイガカリをつけられる筋合いはない・・と言われるかもしれませんが、結果としてＨＦローバンドで出力が出なければ「私の用途で使い物にならない」と言わない訳にはいきません。
この点に関して、このＭＲＦＥ６ＶＥ６３００ＳＲ５は、なんとデータが載っているではないですか。それも１０～２５（～５０）ＭＨｚで負荷インピーダンスの「変化」は殆ど無いように見えます。このことは、少なくとも１０ＭＨｚまでは、「負荷をドライブする能力が損なわれない」ということを意味しています。もともとこの石は１．８ＭＨｚ以上の動作保障をしているので、そのあたりの周波数まで、負荷インピーダンスのデータが示されていれば、完璧なのですが、何故か、１０ＭＨｚで終わっていますね。でも、１０ＭＨｚ、２５ＭＨｚ、５０ＭＨｚのデータを外挿すると、７ＭＨｚで数倍に変化する（跳ね上がる）とは思えないので、一応は安心しておくことにします。
さて、ではその安心材料とともに、実装を考えていきましょう。
以前に使っていた基板が使えればラッキーなのですが、２１５０、５３００の実験基板はもともとプッシュプルで２つのチップを使うようにカットしてあるので、今回のような２イン１のパッケージを実装するには、大幅変更をを行う必要があります。一方、ＢＬＦ１８８の基板の方は、同じく２イン１チップだったので、実装に伴う変更箇所は最小限で済みそうです。ねじをタップする位置をＢＬＦ１８８の内側に切ってやればＯＫとなるはずです。それに、今後ＢＬＦ１８８はＬＤＭＯＳでＫＷをやらない限り使う予定がないので、この基板（ヒートシンクや搭載部品も流用）を使うことにしました。
実装写真
こんな感じに実装することが出来そうですね。今回のブツはソースをねじ止めすることが出来るので、考えようによってはソースとヒートシンク面の間にシリコングリスを塗って熱伝導的に良好にすることも考えましたが、念のため、銅フォイル（凹凸が有り）を挟んで、信号伝達「にも」配慮してあります。この実装だと若干熱伝導的には課題もありますが、最大出力付近での高効率な特性（熱損失が少ない）を信じてこのようにしてみました。
周辺回路は極力流用に務めました。入力側で変更したのは、バイアスフィードのアイソレート抵抗を５０Ωから５００Ωに変更したのみです。(元の回路図ではチョークコイルが入っていたので、この変更はあまり関係ないですが、今回チョークは除去した）ゲートの入力インピーダンスがＢＬＦ１８８に較べてだいぶ高くなっているので、このアイソレート抵抗が、入力回路の負荷になっちまうのを避けるためです。
出力回路は、１：４の伝送線路型トランスでまずはトライです。実は、ＢＬＦ１８８の出力回路は１：１６のように見えるので２つのステップアップトランス（１：４）を取り除けば１：４になるではないかと思ったためです。負荷インピーダンスの純抵抗成分をみると１２Ω近辺なので、１：４でジャストフィットになるはずです。ただ、ＰＥＰ２００Ｗだと、ちょっとコア容量が足りるのかなぁ？という懸念（これはＢＬＦ１８８の時もあった）は有りますが。ま、その時はでっかいコンベンショナルトランスを使うという手が残っています。
回路図
一応、メモのために回路図を載せておきます。
さて、次は実験系ということになります。
実はRedpiyataのＴＲＸをこの実験のために少し改造しています。というのも、以前作ったこれまた小型ＬＤＭＯＳのアンプを使えば、Redpitayaの出力から「２段」で２００ＷＰＥＰが得られる感触を持ったからです。従来素子だと、どうしても最低３段が必要でしたが、高利得のＬＤＭＯＳだとずいぶんとお手軽になるものだと感心してしまいます。前段に用いるドライバーが２８ｄＢ位のゲインがあり、うまくやればＰＡも２４～２５ｄＢの利得が得られるので合計５３ｄＢともなれば、０ｄＢｍ×２から４７ｄＢｍ×２（に持ち上げるのは２段でも余裕でＯＫでしょう。
Redpitaya-LDMOS_ＡＭＰ-LDMOS_ＰＡの実験系の図
これだとずいぶんと少ない回路規模になりそうで、大変結構なことです。
さて、大略の方向が定まったので、出力を期待してみましょう。
７ＭＨｚで実験開始です。裸の特性では下図のように、あっさりと２００Ｗｐｅｐが実現できました。というか当たり前と言えば当たり前ですが。ちなみに利得はお決まりの２６ｄＢとハイゲインです。これでも発振するようなそぶりは微塵もないので、この点に関しては、毎度毎度ＬＤＭＯＳは大したものだと思います。
２-トーンの振幅
左上に欠けているが２８２Ｖと見える
すこしクロスパターンが奇麗ではなく、おまけに最大振幅当あたりの飽和状況も見て取れます。IMD３は-28ｄBくらいでしょうか？但し、バイアスカレント０．３Ａ×２ ＤＣインプットは５０Ｖ×３．２Ａですから効率は６２．５％となって、ＬＤＭＯＳの高効率性が発揮できています。損失はたったの６０Ｗしかないので、随分と気分的には楽です。冷却ファンも１２Ｖ９０ｍＡの低送風量のファンで十分です。
ベースカレントは動作スタートした時は０．１Ａ×２だったのが、出力をＯＮ／ＯＦＦしてチップの温度が上がってくると、漸増して、最終的には０．３Ａ×２くらいに熱平衡状態で落ち着きます。この加減が最初はよくわからなかったのですが、もしかすると、ＭＲＦ１５０のアンプのように温度補償を行ったレギュレータのゲートバイアス回路の方が安心できるかもしれません。ま、このあたりでは熱暴走の恐れは殆どなさそうですが、規格表にあるような、１．６Ａもベースカレントを流して「素子単体で」歪を下げるなんていう動作をさせるには、バイアスは温度補償が必須になると思います。
ＡＢクラスでの歪があまり良くないのは、ハンドリングレベルによってアンプゲインが変わる傾向が意外に目立つので、これが原因であろうことは、以前にも書きました。まぁ、このあと歪補償をトライするうえでは、あまり問題では無く、まさにこのアンプゲインの変動を入力信号に補正を掛けるのがプリディストーションですから、ま、次回を楽しみにしていましょう（笑）。
＜LDMOS PAのプリディストーション＞ 【2018.10.13】
さーて、それではコイツでプリディストーション機能をオンしてみましょう。
７ＭＨｚのプリディストーション適応例
同上波形
２６０Ｖｐ－ｐ（＝１７０Ｗｐｅｐ）の状態
補正の結果若干振幅が低下しますが、２６０Ｖｐ－ｐだったので１７０ＷＰＥＰということになりますか。この状態でＩＭＤ３＝－５４ｄＢということになります。素のアンプに比べて２４ｄＢ程度の改善効果が得られています。この妥当性ですが、いろいろなことが考えられます。まずは、この値が最上値なのかどうか？という観点があります。
ＡＮＡＮ８０００ＤＬＥは本家本元で２００ＷＰＥＰ時－７０ｄＢ以上という超絶的（と言っていいでしょう）ＩＭＤ３の特性を得ているとしています。これから考えると、今回の結果はなんとなく役不足な気もしないでもありません。また、この値が得られる改善量の最大値であるかどうかはどうも良くわかりません。
以下に、今回の実験で改善量がＩＭＤ３で－７０ｄＢなどという超絶な値に到達しない理由として、何が考えられるのか、ＰＷＺなりに考察してみます。
（１）アンプのメモリー効果の影響
これはpuresignalの解説書に腐るほど書いてあるので、ここでは省略しますが、ＦＥＴ素子の温度上昇による特性の変化が顕著であると、改善効果に影響を大きく受けそうです。なので、ＰＡのＤＣ効率が６２％程度でメモリー効果が大きく影響していないのかどうかを調べる必要があります。現に、若干効率の悪いＶＭＯＳのＭＲＦ１５０では、「今のところ」－４０ｄＢ程度の低いＩＭＤ３改善効果しか得られていませんので。これがメモリー効果の弊害でしょうか？
（２）系の精度の違い
ANAN8000DLEはＴＲＸのＡ/Ｄ、Ｄ/Ａ共に１６ビットの精度があります。巷のpuresiginalで「うまくいきましたー系記事」は同じＨｅｒｍｅｓを使っているようなのでＡ/Ｄ、Ｄ/Ａは１６ビットですが、Redpitayaはこれがいずれも１４ビットと２ビット少なく、これは１６ビット処理に較べてＴＸ，ＲＸでそれぞれ１２ｄＢの制御誤差を生じるはずです。この影響が有るのか無いのかは大変気になるところですね。
さて、ここでは一回、矛を収めて、次の特性を見ていくことにしましょう。
RedpitayaのＴＲＸに実装してあるバンドは７ＭＨｚと１４ＭＨｚ（受信は５０ＭＨｚも）だけです。これは、フィルタを各バンド分を作るのが面倒だったので、必要最小限に留め、後で「追加が必要になったらやればいいや」のノリだったからです。なので、１４ＭＨｚの様子です。
以下は１４ＭＨｚのデータですが、効率が恐ろしく落ちています。１７０Ｗｐｅｐで５０Ｖ×４．３Ａですから、効率は４０％にしかなりません。これは、どうも、出力トランスの整合がうまくないようで、Ｆ特の高域が減衰していて調子がよくないようです。以前のＢＬＦ１８８のデータとは明らかに異なる様子なので、ここは他の数種のトランスの候補があるので、交換してみようと思います。
１４ＭＨｚ ２６０Ｖｐ－ｐ プリディストーション波形
２６０Ｖｐ－ｐ（＝１７０Ｗｐｅｐ）
なお、１４MHｚでは利得も２２ｄＢ程度になり、明らかな出力トランスの整合不良に悩まされていることが分かります。これが効率も劣化させているのですね。昔、パワーＭＯＳを弄り始めた頃は、このさじ加減が分からず、少しくらい損失が大きかろうと、規格からすれば遥かに安全圏だから、もうチョイとドライブ電力を増力しちまえ・・・・なんて入力を増やして、入力のゲート耐圧をオーバーさせてＦＥＴを飛ばしたこともありましたっけ。ここのモジュール（⑪と書いてある左上のリニアアンプ）は５０ＭＨｚ用の習作でしたが、ゲート耐圧の低いＦＥＴを使っていて、オーバードライブで飛ばしました。もっとも超廉価でＦＥＴを入手しているのであまり惜しい気はしませんでしたが（ノウハウ吸収という位置づけでした：苦笑）。
おっと脱線です。ＬＤＭＯＳも同じで、ゲインが出ていなかったり効率が悪い場合は「立ち止まって考えなさい」というところなのでしょう。その加減が分からないとＦＥＴを飛ばすハメになります（きっぱり！）。
さて、この状態でpuresignalを起動するとあまり調子が良くありません。２６０Vｐ-ｐ時ＩＭＤ３＝－４８ｄＢとＦＥＴがＬＤＭＯＳにも関わらず、改善効果が劣化します。
１４ＭＨｚ時プリディストーション波形
これでは困ってしまいますね。念のため、アナログ電源（５０Ｖ６Ａ）とＳＷレギュレータのいずれも試しましたが、同じ傾向です。以上の事実から、動作効率が悪く多くの熱が発生すると、プリディストーションの改善効果が劣化してくる？という感触を持ちました。「ＦＥＴ素子の発生する熱がその動作特性を変化させる」ことが原因でメモリー効果が悪化しているのかもしれません。いずれにしても、まずは、効率を上げて正常な利得を確保することが先決で、そのためには、出力整合回路をチューンアップしないといけません。２～３の候補があるので、次のステップで着手したいと思います。
って、これで終わりかよ・・・という嘆息が聞こえてきますが、とりあえず一時中断したいと思います。少なくともＨＦローバンドでＬＤＭＯＳの出力が出てきて、ここ一年間の疑念が晴れたので、あとは作業あるのみでしょう。もともとＬＤＭＯＳの高周波特性は非常に良好なので、あとはトランス弄りで問題は解決するはずです。しかし、その前に魅力的な材料が転がってきてしまいました。なかなか奥の深い遊び道具なので、弄りたくて堪りません。そちらを片付けた後にまた戻ってきたいと思います。