解説にあった安易なＴＧの図
| トラッキングジェネレータの試作 ② 2013.3.23 |
自作トラッキングジェネレータも３台目に突入です。最近はローカルが外部に出ているスペアナが手に入らなくなり、比較的新しいスペアナにＴＧを導入しようとすると、なかなか難儀をすることになります。この項目では、そういった最近入手できるスペアナにＴＧを導入するためのノウハウ（足掻きとも言う(笑））を記述していきます。例によって、ｐｗｚの独断専行ですから、良い子の皆さんが真似してご本尊のスペアナを壊しても、ｐｗｚは一切の責任は負いません。また、この記事を参考にＴＧを作って、動作しなくても、それは私の記述不備も（多く）ありましょうが、貴方の製作状況は、当方は知り得ないので、ノーサポートということで、お願いいたします。 （って、こんなに警告しなくても、作る人なんてまず居ないでしょうが（大笑）。）
| ＭＳ2683Ａ用トラッキングジェネレータ |
【2013.3.23】
スペアナ逍遥で紹介したアンリツＭＳ２６８３Ａにトラキングジェネレータを付けてみることにしました。 しかし、これでトラッキングジェネレータの製作は３度目になります。我ながら、「良くやるよ！」と半ばあきれているところです。
さて、アンリツのＭＳ2683Ａの解説書によると、ＴＧに関しては簡単な構成図があって、単に第一ＩＦ（＝４０６６ＭＨｚ）に等しい信号源と、１ｓｔ Ｌｏｃａｌをミックスしてやれば、ＴＧ出力を生成できるような感じなので、気楽にとりかかったのですが、後になると、以前ＨＰ８５６８Ａでさんざん苦労した事例を追体験することになってしまいました。
しかもこの解説書のＩＦに関する記述とＴＧ用のローカル周波数の差に関しては、解説書に誤植があることが後になってわかり、大きく回り道をしました。これに関しては後述いたします。以下に解説書のＴＧ（オプション）、フロントエンド付近を抜粋して示します。
解説にあった安易なＴＧの図
ＴＧを考える前に、ちょっと、ＭＳ２６８３Ａの改造について書いておきましょう。実は、このブロック図を頼りにこのスペアナを開腹しています。真っ先に向かったのは、ブロック図にあるダブルのＹＴＯバッファーです。このバッファーの片方は正規にスペアナのミクサーに供給され、もう一方はＴＧ用のミク
サーに供給されるようです。けっこう特徴的な回路なので、すぐにユニットとして見つけ出すことができました。しか～～～し、このころのスペアナはＴＧをオ
プションで装着すると、ソフトウェアによって、ＴＧを使わないときは、ローカルバッファをＯＦＦさせているようなのです。従って、今のままでは、ＴＧ用ソフトなんて有りませんから、電源は入りません（笑）。こいつを、ＴＧ時には強制的に電源オンしてやらなければなりません。
しかし、回路図もないので、いかなる電圧をかければ動くのかは不明です。しかし、同じ形式に見えるローカルバッファには５Ｖが掛かっています。常識的に考えて、ローカルバッファと同じものだろうと仮定して、えいやっとばかりに５Ｖを供給すると、なんと、ソフトでＴＧをオンしなくても１ｓｔ
Ｌｏｃａｌ信号を得ることができました。それほどリスクは高いとは思いませんでしたが、まぁ、動いてよかったです（笑）。なので、トラッキングジェネレータから電源供給ができるような引き出し端子と、逆接防止ダイオード、３端子レギュレータをスペアナ内部に設置して、開腹したスペアナを元に戻しました。
バッファアンプ近辺
中央のブロックの上のＳＭＡから信号入力され、下の２つのＳＭＡコネクタに分岐
右側のＳＭＡコネがＴＧ用信号、赤の蓑虫クリップは外部電源供給
バッファアンプ周辺（広範囲）
見ている面は下面で、オプションのＴＧ用なのか結構なスペースがある。
右上はフロントエンドモジュール真ん中の円筒形のモジュールはＹＴＯではなく同軸ＳＷ
外部への引き出し
バッファアンプから右側の端子までセミリジッドケーブルで引き出している。
バッファの電源は外部からもらい、モジュール近辺でレギュレータを設置
もちろん上図のようにＴＧ用バッファから外部に信号を導くセミリジッドケーブルも、ジャンクの中から適当に選んで設置してあります。
と、これで本体側の準備が整いました。次はトラッキングジェネレータ本体の構成を決定しないといけません。
まずは、アンリツの解説書を見ると、単純に１ｓｔ ＩＦ周波数に等しい発振器（以降「第一ＩＦ周波数発振器（長いな！）とします）を用意して、先 のローカル信号とミックスダウンすれば、ＴＧ出力が得られるもうに見えます。なので、まずは、その線で考えることにします。じつは、事はそう簡単ではない
ことはすぐにわかるのですが、まずは、この１ｓｔ ＩＦ周波数と等しい周波数の発振器をどう作るかを考えないといけません。
まず頭に浮かぶのは、
①ＹＴＯのような高い周波数を直接発振できるデバイスをＰＬＬ制御する。
②ストリップラインの発振器のような低い周波数で発振させ、ＰＬＬ制御したうえで、逓倍する。
でしょう。
①は面白そうでチャレンジブルなのですが、事例が殆ど見つかりません。ＹＴＯを弄った例はフリーランの信号源としてはいくつか見当たるのですが、 ＰＬＬまでかけた例は見当たりませんでした。実は、ＹＴＯはいくつか収集していて、是非、実用の回路に採用したいと思っているのですが、メインコイル、
ＦＭコイルの動作を確認したまでで、止まっています。このプロジェクトには、最適なネタなのですが、ＰＬＬ化にてこずると泥沼になりそうな予感がするの
で、「やる」にしてもＶＣＯでＴＧができた「後に回す」ということにしました。
②は最初、昔のパーソナル無線用のＶＣＯがいくつも残っていたので、４逓倍すれば、周波数が「かぶる」かなぁ？と思って、実際に1ＧＨｚ近辺のＶＣＯがあったのですが、４逓倍はちょっと難儀しそうなので、せいぜい２逓倍ですまないかと考えました。ＶＣＯを探していると、ミニサーキット横浜の「特価品」コーナーに
適材があることがわかりました。ぱくっと食いついたのは言うまでもありません。
そればかりか、下図のような構成を考えたときに、なんとその構成部品である、デバイダー、高い周波数のＤＢＭも極めて安価に入手できるではありませんか！
想定するＴＧの１ｓｔＩＦ周波数発振器の構成図①
このあと紆余曲折を経ますので①とします。。。。(笑）
上図はＴＧの１ｓｔＩＦ周波数発振器の構成図（想定）ですが、ＶＣＯの後はパワーデバイダ→アンプ→パワーデバイダ→ＤＢＭ（doubler)と続きます。なんとＶＣＯか
ら後の部品の全てがミニサーキットの特価品にあるではないですか！それも周波数的にはピンポイントで適用可能なものばかりです。これはラッキーです。入手
も難なくできました。あとは猪突猛進するのみ・・・・・と思っていました。
実は、ＴＧの全体構成を見る上で、１ｓｔＬｏ用のアイソレーションアンプ（上記の１ｓｔ ＩＦ周波数である４０６０ＭＨｚの信号源をスペアナのＩＦに
フィードスルーしてしまわないようなバックアイソレーションが必要）やＤＢＭはいまのところ、以前、ＨＰ８５６８ＡのＴＧ用に使っていたものを「とりあえ
ず」流用することにしました。アイソレーションアンプは２-４ＧＨｚですから、すでにもう周波数帯域が全くもって足りません。このアンプは４０６０ＭＨｚ
以上の周波数で動作させなくてはならないので深刻ですね（笑）。
1st Lo Buffer(isolator) と ダウンコンバージョン用DBM
このアンプは２-４ＧＨｚ品（２０００円のプライスタグが笑える）なので、殆ど使い物にならない予定だが。。。。
また、ＤＢＭもＷＪのＭ１Ｇという～４．２ＧＨｚまでのジャンク品なので、本来、ＴＧ帯域を２ＧＨｚとか取ろうとすると、６ＧＨｚまで動くものが要るので、今のままでは全くダメです。これもあとで交換することを前提に、上記のアンプとともに、どこまでＴＧ帯域が伸ばせるかやってみます。５００ＭＨｚも行けば、
テスト用セットアップとしては合格です（笑）。
さて、肝心の４０６０ＭＨｚの第一ＩＦ発振器の信号源です。ＰＬＬはこれも以前の流用のＡＤＦ４１１３を用いています。以下の仕様で定数を決めました。
Ｆｏｓｃ＝２０３０ＭＨｚ
Ｆｒｅｆ＝１．２５ＭＨｚ（１０ＭＨｚのリファレンスを８分周）
ＡＢカウンタ＝１６２４
ループ帯域＝２０ｋＨｚ
ループフィルタを計算すると、当然のごとく端数が出たので、近くので切りのいい値に丸めてあります。ＡＤＦ４１１３は、前に紹介したとおり、イク ステンション基板に取り付けたのを、アースとバイパスＣを強化しただけです。なので、２ＧＨｚもの周波数を扱えるのか、非常に不安でしたが、ここはいつも
の「えいや！」でやってみることにします。本当は位相比較周波数を１０ＭＨｚに取りたかったのですが、ＹＴＯに移行する場合、直接発振する４０６０ＭＨｚ
に対して１/８のプリスケーラを付けられるように考えてみました。本当はＹＴＯの場合、ＡＤＦ４１１３に直接４０６０ＭＨｚをぶち込んで、リファレンスは
１０ＭＨｚで行こうかとも考えましたが、ＰＬＬが動くかどうか分からない未踏の領域（ＰＷＺにとっては）なので、安全をみてＨｉｔｔａｉｔｅの１/８プリ
スケーラを使うことを前提に考えてあります。
で、まずは簡単なＶＣＯにＰＬＬをかけます。
2030ＭＨｚのロックされたキャリア
2683Ａのお初の画像かな？ＣＦに吐き出してくれるので便利！
こんな感じです。広帯域でみるかぎりまともそうに見えます。カウンター表示を見るとしっかりＰＬＬ がかかっているようです。
ＴＧの信号源の場合、ＩＦのＲＢＷが狭くなると、このキャリアのＦＭ分が悪影響を及ぼします。なので、ここはしっかりとＦＭ分を抑圧したいので す。一方、その他のスプリアスはあまり考慮する必要がないでしょう。ＴＧ信号にスプリアスが多少あっても、スペアナの周波数選択度がしっかりしているので、
ＴＧスプリアスが測定に悪影響を及ぼすことは稀です。そういう考え方で、ここ （以前のＴＧ記事） ではフィルターレスで通しました（笑）。
しっかし、この手のシンセサイザＬＳＩは本当に使い勝手が良く、便利ですねぇ。誰か、標準パターンを作って頒布してくれないかしら？以前、スキル も無いのにＡＤ９９５ｘＤＤＳの基板をでっち上げて見ましたが、このシンセや最近ではＶＣＯ内臓の４ｍｍ角チップ（ＡＤＦ４３６０とか）も「非常に便利そう」なので、こちらの標準基板もあったらいいなぁ！なんて甘いこと考えています。誰か作ってくれないでしょうか（笑）？
この信号をパッシブダブラーに通すと４０６０ＭＨｚが出てきます。
4060ＭＨｚのキャリア近傍
さすがにノイズたっぷりですね。ループフィルタのＦｃは確か２０ｋＨｚ近辺・・・・？
これをみると、スパンを50ｋＨｚと狭くして見ているので、キャリア近傍ノイズは盛大です。ちょっと不安になりますが、キャリア近傍のＦＭ分は少なそうなので、これで、まずは通してみることにしましょう。
とりあえず「えいやっと」組んだＴＧ
４０６０ＭＨｚのキャリアで１ｓｔＬｏをダウンコンバート ＲＢＷ＝1ＭｋＨｚ
８００ＭＨｚくらいまで使えるが、リップルも多く、まだまだ、先は長いでっせ(笑）！！
上図は、１ｓｔＬＯアンプ、ダウンコンバート用ＤＢＭの周波数特性がまったく足りていないのを承知で仮組みしたＴＧの様子です。アンプのＦ特性規格がそもそも１ｓｔＩＦ周波数まで伸びていない（２-４ＧＨｚ）ので、アンプの余裕Ｆ特でＴＧ周波数の上限が決まってしまいます。ということで、本日のＴＧ周波数上限は８００ＭＨｚでした(笑）。実は、このあと、ながーーい葛藤の歴史が続きます（笑）。って、単純な整数分周型ＰＬＬでカタがつくほどＴＧは甘くはありません。これ以降のＵＰをお楽しみに(笑）。
さて、整数分周型のＰＬＬだと、位相比較周波数を高く保ってＣ/Ｎの高いシンセサイザを作ろうとすると、設定周波数は位相比較周波数の整数倍になるため、「Ｆ微調整」を実現できません。
一方、ＴＧ用第一ＩＦ周波数発振器には、種々のアナログフィルタのＲＢＷのために周波数微調整の機能が必須になってきます。この相反する要求を満足するために、いろいろと知恵を絞って対応しないといけないのです。
まずは、ＨＰ８５６８Ａで手こずった、「ＲＢＷによって、その中心周波数が変動する」ことがないか確認する必要があります。そこで、外部ＳＳＧを 使って、ＲＢＷごとの第一ＩＦ周波数ＯＳＣとしての発振周波数微調整量を見ていくことにしました。ＳＳＧは１ＧＨｚ帯までのＨＰ８６５７しか持っていない
ので、ますはダブラー＆アンプをかまして、その出力をマキ電子の２４００ＭＨｚ帯３素子のＢＰＦをチューンして、２０３０ＭＨＺ近辺を取り出し、あとは
ＴＧ内部のダブラーで４０６０ＭＨｚ近辺に持ち上げて、ＲＢＷでＴＧのスイープレベルがどのように変化するかを見てみました。
その結果、
①ＲＢＷが３ＭＨｚ以上の場合は、広帯域ＩＦが使われるようで、第一ＩＦ周波数発振器の周波数は４０６６ＭＨｚ【近辺】にある。
②ＲＢＷが３００Ｈｚ～１ＭＨｚの場合は、狭帯域のＩＦ系統らしく、第一ＩＦ周波数発振器の周波数は４０６０．７ＭＨｚ【近辺】にある。
ということが分かりました。②の場合はＨＰ８６５８ＡのＴＧの時と異なり、ＲＢＷ毎の第一ＩＦ周波数発振器の周波数変動も無い様子が観測できたので、一番狭いＲＢＷに発振周波数をロックさせれば、３００Ｈｚ～１ＭＨｚのＲＢＷを変えてもＴＧスイープレベルの変動はなさそうだということがわかりました。 これは結構大きなな収穫でした。いままで、とりあえず２０３０ＭＨｚジャストに取って来ましたが、これ以降は「まじめに周波数設定」をしていくことにしま す。 ただし、この【近辺】というのが曲者で、必ずしもブロック図の記載どおりにはなりません。ここが厄介なのです。
さて、このような、ちょっと中途半端なＩＦ周波数だと、当然、整数分周タイプのＰＬＬだけでは、なかなかいいソリューションになりません。何か他の案を考えないといけません。例えば以下のような案があります。
①ＤＤＳ-Ｒｅｆｅｒｅｎｃｅｄ ＰＬＬ：
リファレンスにＤＤＳを使って、整数分周ＰＬＬのまま、ＰＬＬ-ＶＣＯの生成周波数をＤＤＳで可変とする方法
②ＤＤＦ+ＰＬＬ：
整数分周ＰＬＬとＤＤＳを使い、ＤＤＳとＰＬＬで生成した周波数をミックスして、第一ＩＦ周波数発振器の周波数を可変する方法。
③Ｆｒａｃｔｉｏｎａｌ-Ｎ分周ＰＬＬ：
リファレンス周波数をさらにＭＯＤ数分の一ステップで可変できる便利なＰＬＬを使う方法。
こうやって案を眺めると一長一短です。③がよさそうなのですが、これは最後に取っておいて、まずは①から始めます。 ところが、①は早々に断念することになってしまいました。これはある程度予測していたのですが、最終周波数が４ＧＨｚ以上になるということで、 ＤＤＳの有する「打ち切り誤差」が無視できないＦＭ性ノイズを生成してしまうのです。ＤＤＳの設定位相が２＾Ｎ以外のときには、打ち切り雑音が生成されま
す。これをリファレンスににしてＰＬＬをかけた様子を以下に示します。
ＤＤＳリファレンスが２．５ＭＨｚ近辺時（Ｎ＝２＾２以外）の４０６０ＭＨｚのスペクトラム
ＤＤＳの設定位相が2＾Ｎ以外では、、最終的に生成される第一ＩＦ周波数発振器の出力はキャリアにＦＭ性雑音が残留して、とてもＲＢＷが３００Ｈｚというような狭いフィルタ
の通過帯域内にキャリア電力が収まりません。図を見るとキャリアの頭？がぐちゃぐちゃしているのです。これでは、スイープ中のＴＧ出力にはレベル変動が生成され、ＴＧとしての用を成しません。なんせ、数ＭＨｚのリファレンスの１０００倍程度逓倍することになるので、キャリアの揺らぎやサイドバンドノイズは致命的に増加します。たぶん、１４ビットの
ＡＤ９９５ｘを高いクロック周波数で用いて、生成周波数を低くとれば、この雑音は低減できると思いますが、今はＡＤ９８５０/９８５１を使うことを想定しているので（虎の子の９９５ｘはＴＧ用途なんてもったいない！）、ここではこの方法は却下です。
次の案は②になるわけですが、この方法は、たぶんうまく行くと思いますが、なんせ部品が多いのです。ＤＤＳの生成周波数を５０ＭＨｚ、整数分周の ＰＬＬの周波数を２０８０ＭＨｚ近辺に取って、ミックスさせると、２０３０ＭＨｚ近辺の周波数微調整可能な第一ＩＦ周波数発振器を得ることができますが、 さすがにこいつは、スプリアス発生器の様相を呈するので２０３０ＭＨｚ付近のＢＰＦが欲しくなります。これはマキ電子の３ポールのＢＰＦがあったので使ってみましたが、下の図のような規模になってしまって、なんだかやる気が失せてしまいました。
②のＤＤＳ＆ＰＬＬ-ＶＣＯのミクシング方式のモジュール類
４ＧＨｚのダブラーのミススペルはご愛嬌ということで(笑）
まぁ、最悪の場合は②で行けるという担保を持った上で、さらに簡単な構成にできそうな③のフラクショナル-ＮタイプＰＬＬで遊んでみることにしま す。これがうまく行けば、今後、いろいろなところに応用が考えられますので、今回、あえて新機軸として打ち出したかったのです。結果として、この方法は一番回路規模が小さくできるので、次回以降、すこし詳しく見ていこうと思います。
まず、Ｆｒａｃｔｉｏｎａｌ-ＮのＰＬＬとは何ぞや？というところから始めると、それこそ、気が遠くなるような記事を書かないといけないので、そんな暇人ではありませんから、知りたい人はＴＲ技術誌２０１１年３月号を読んでみてください。非常に分かりやすく書かれているので一発で要領を得られると思います。私の場合、チップや部品の解説などより、それを如何に使ってモノを作るか？に興味があるので、あまり個別の素子に関しては記述しません。教えてクンに あっては自助努力で勉強してください。
ＴＲ技術誌のＦｒａｃｔｉｏｎａｌ-Ｎ ＰＬＬ紹介記事
とはいっても小数点分周ＰＬＬってなんぞや？と聞かれたら、「ある制限下で、実数の分周比を得ることができるＰＬＬシステム」とでも言うのでしょうか？整数分周ＰＬＬではレファレンス周波数の整数倍しか周波数生成ができないのが、小数点分周ＰＬＬの場合は実数倍（制限あり）の周波数生成ができるので、リファ レンス周波数を高く保って、Ｃ/Ｎを良好にしながら、細かい周波数設定が可能になるという極めて便利な回路なんですね。
高い周波数のＰＬＬの場合、リファレンス周波数をいかに高く取るかで、ＰＬＬのＣ/Ｎが良くなるかを実感できると思います。なので、４ＧＨｚに もなろうかという信号を扱うには５～５０ＭＨｚといったリファレンス周波数が必要になるわけです。この場合、整数分周では、周波数設定の自由度がまるであ
りません。ここで、Ｆｒａｃｔｉｏｎａｌ-Ｎ PLLの出番になるわけですね。
ただ、小数点分周を実現するためには、あるタイムスパンの中で、ＮとＮ+１分周を切り替えてその時間比率を変えて実数分周比を実現するので、当然、その切り替わりでスプリアスが出るのを、工夫を凝らして抑圧しています。この抑圧方法にはそれこそ多くの方式があるらしいのですが、現在ではＩＣチッ プに内臓できるほどに確立された技術なので、ここでは詳しくは述べません（というか、私も良く理解していない部分もあり・・・で（汗））。
ＡＤＦ４１５６Ｆの外観
で、そのチップですが、有名なところではなんと言っても、アナデバのＡＤＦ４１５６でしょう。６ＧＨｚまで使えて、ＭＯＤ＝４０９６まで分割可能 です。これは、リファレンスを、例えば４ＭＨｚ、ＭＯＤを４０００とすれば、１ｋＨｚステップ（＝Ｒｅｆ/ＭＯＤ）で４ＧＨｚの信号を可変できるというスグレモノです。ＤＤＳ－Ｒｅｆｅｒｅｎｃｅｄ ＰＬＬのようにＤＤＳが要らなくても周波数微調整が可能になります。本来の用途は、Ｒｅｆを１０ＭＨｚオー ダーと大きく取って、２００ｋＨｚとかのチャネルスペーシングのシステムのシンセサイザ用途らしいです。でも今回は、うまくＲｅｆとＭＯＤを選んで、ＴＧ
用の第一周波数発振器に流用してやれ！という発想なのです。
ということで、まずは基礎的な動作をフォローしてみます。
回路図を以下に、また、例によってイクステンション基板に実装した様子も示します。
回路図
各電源はリップルフィルタをかましている
実装図
ここでは、一気に４ＧＨｚとかのダイレクトＰＬＬではなく、安いＶＣＯを手に入れることができる２ＧＨｚ帯でＰＬＬを掛けて、それを２逓倍して目的周波数を得ることとします。このＶＣＯはミニサーキット横浜にあります。まだ１０００個くらいありそうで、バナナの叩き売り状態でした。
最初にトライしたパラメータ条件は以下のとおりでした。 ４０６６.７ＭＨｚを作るために周波数ステップは５０ｋＨｚでいいかと考えたのです。
Ｒｅｆ＝４ＭＨｚ
Ｎ＝ ５０７.５８７５
Ｉ＝５０７
ＭＯＤ＝８０
ＦＲＡＣ＝ ４７
最小ステップ＝ ５０ｋＨｚ
カットオフ周波数＝２０ｋＨｚ
スプリアスの多いLow Noise Mode
わおっ！
と、最初はどえらいスプリアスの多い波形を得てしまいました。このあとループフィルタのカットオフを下げて、収束速度を犠牲にして、スプリアス抑圧を図ったのですが、これはあまり効果がなく、
１日悩みました。実は、なんと、ロースプリアスモードでプログラムしたと思っていたのですが、ローノイズモードになっていたためでした。これを、是正して、まずはこんな状態になりました。
スプリアスが低減したＬｏｗ Ｓｐｕｒ Ｍｏｄｅの２０３０ＭＨｚ
測定ＲＢＷが３ｋＨｚと大きいので雑音レベルが大きく見える
ということで、少ないＭＯＤ（＝８０）では問題ないので、本丸のＭＯＤ＝４０００にして、リファレンス周波数を下げて１.２５ＭＨｚにしてみます。こうすると、２ＧＨｚ帯で３１２．５ＨｚのＦ微調整量が得られることになります。微小Ｆ変化を得ることで、ＲＢＷが狭い場合の周波数追い込み機能を実現するためです。この変化量ではＲＢＷ＝３００Ｈｚとかの場合には、どんぴしゃにならないかもしれませんが、まずはこれでやってみることにします。
ＭＯＤ＝４０００，Ｒｅｆ＝１．２５ＭＨｚのキャリア
で、上図のように得られた生成キャリアを見ると、中心キャリアでもＦＭ分が抑えられずに、揺れているように見えます。ちょっと心配なのですが、まぁ、どこまで行く
か、周波数アジャストしたあとに、改善方法を考えようと思いました。この状態でステップを変えると、周波数は４０６０．６９ＭＨｚで３００ＨｚのＲＢＷまで追い込むことができました。やはり解説書にあったＩＦ周波数＝４０６０．７ＭＨｚを鵜呑みにしていてはＴＧを完成できません。
まぁ、この状態でバラックのＴＧとして仮組みしてみて、様子を見たのが以下の図です。バラックの様子はこれと同じです。４ＨＨｚへのダブラー以降を流用してみました。狭い帯域（10ｋＨｚ）でTG→スペアナでスルーの図とＳＳＢフィルタを測った図を以下に示します。
ＴＧのスイープ波形
スイープ波形が振られて波打っているのがわかる。これは第一ＩＦ周波数発振器のキャリアの残留ＦＭ成分のため
ＳＳＢフィルターを測った場合
ちょっと使えそうにないな！
上図のようになってしまうのは、やはり、第一ＩＦ周波数発振器の残留ＦＭ分であることに間違いはありません。Ｒｅｆ＝１．２５ＭＨｚでは、４ＧＨｚもの周波数の生成し、ＳＳＢフィルタを測ろうとするのは限界なのかもしれません。あるいは、ＰＬＬの実装法に問題があるのかも知れませんが、ここでは、この実装法以外に代替手段がないので、このままで、もっとどうにかならないか考えて見ます。ただ、ＳＳＢフィルタのような狭帯域のものではなくて、ＦＭ用フィルタや、普通に作るＬＣフィルタの特性ではなんの問題もありませ
ん。場合によっては、ここで切り上げてしまってもいいかと思ったりもしました。 しかし、なんとなく釈然としません。もう少し、ノイズを低減する方法があるはずです。次回以降はそれについて書いて、さらにいくつかの測定例を提示したいと思います。
さて、前回はまだまだ第一ＩＦ周波数発振器のＣ/Ｎが完全ではないというところで終わっていました。このＣ/Ｎ向上、あるいはＦＭ性の揺らぎを抑圧するには、簡単にやるならＲｅｆ周波数をあげるのが特効薬です。しかしながら、そうすると、分割数ＭＯＤに制限がある以上、微調整できる周波数ステップ（＝Ｒｅｆ/ＭＯＤ）が荒くなってしまいます。なので、微調整でIFフィルタ(RBWが最小時）の頭にぴったりと合わせ込めるかの検証が必要になります。
ここで、はっと気がついたのは、４０６０．６９ＭＨｚという周波数です。これは２０３０．３４５ＭＨｚ×２になるわけですが、リファレンスを５ＭＨｚ、
ＭＯＤを１０００に取るとＮ＝４０６．０６９となって、ＦＲＡＣ＝６９という設定が可能です。あるいは、リファレンスを１０ＭＨｚ、ＭＯＤ＝２０００とやれば、Ｎ＝２０３．０３４５、ＦＲＡＣ＝６９でも可能ですね。ＦＲＡＣが０とかＭＯＤに近い場合、特性が劣化するという解説があったのですが、キャリア近傍の特性さえ確保でいていれば、なんとかなるだろうと思って、Ｒｅｆが５ＭＨｚと１０ＭＨｚについて実験してみました。
| Ref=10MHz | Ref=5MHz | |
 |
キャリアの様子 |  |
 |
スルーの様子 |  |
 |
ＳＳＢフィルタの測定 |  |
Ref周波数による測定波形の変化
結果は上図のようになって、REf=１０ＭＨｚではほとんど完璧になりました。ＴＧ/スペアナの電源ＯＦＦ-ＯＮを繰り返しても、再現性には問題ありません。ＴＧ/スペアナの全系統が同期系ですから「当たり前といえば当たり前」なのですが、ＨＰ８５６８Ａのときはこうは行かずに、ロータリーエンコーダで追い込んでいたのですから、
これは便利です。まぁ、たまたまキリのいい周波数（数十ヘルツで調整しなくてもいいという意味で）だったので、Ｒｅｆ周波数を上げることができたという偶然性に助けられてもいますが。まぁ一応、狭帯域用にはこんなもので「手打ち」にしたいと思います。
なお、この場合のループフィルタの設計ですが、ループ帯域を５ｋＨｚくらいに狭くしてスプリアス抑圧を優先しました。設計法についてはこのサイトが便利でよく使っています。今回は電流出力型の設計ツールです。もっともＰＬＬシンセサイザの基本を知らないと使えませんが、流石にＴＧなんて作ろうと思う方には、これで十分な情報提供でしょう。
さてここで、ＴＧの構成について再度確認しておきましょう。
ＴＧの構成図
上記の構成図ですが、まぁ、結構シンプルになりました。以前に考えたように第一ＩＦ周波数発振器にＤＤＳとかで微調整機能を設けると、部品が多く、ぐっちゃぐちゃになるので、すっきりできてよかったです。新しいところでは、ダブラーに６ＧＨｚまで使えるＤＢＭを使っています。これは、ここにも示しますが、サーフェスマウントの足が短いタイプで実装は困難です。ダブラーのあとはＢＰＦでも入れたい雰囲気ですが、まぁ、スプリアスがあってもＧＨｚオーダーで、スペアナの選択性で十分抑圧できると思いますので、不要でしょう。
相変わらず、第一ＩＦ周波数発振器の信号をスペアナのＩＦに逆流させないためのアイソレーション機構としては、ＷＪのアンプとＡＴＴ（とＤＢＭのＲＦ-Ｌｏアイソレーション＆スペアナ内部のバッファのＳ１２）で済ませています。ここに使えるアイソレータなんて手に入るわけはないので、こういう方法になってしまうのでしょうね。よく見ると、最近のスペアナでは、アイソレータの入っているものは無いように思います。
さて、少々全体の様子を見て見ます。
ダブラーの周辺
これはダブラーのチラ見せです。カッターで切り裂いて作ったパターンで、人に見せられるものでもありませんが、まぁ、こんなものでも４０６０ＭＨｚ帯が生成できているので、良しとしましょう。
ＴＧの全体図（内部）
これは、結局ＴＧの全体図です。以前の写真の基板の上に一枚基板を継ぎ足しています。下の基板には、２ＧＨｚ帯のアンプと４ＧＨｚダブラーとＡＶＲの制御回路だけが残っています。本当はきれいに一枚にまとめようと考えていたのですが、なんだか、レイアウトを考えていて、まとまりがつかずに面倒になり、継ぎ足してしまいました。
ＰＬＬ＆ＶＣＯは上の基板で右端にあり、出力信号はそこから下に行って、２ＧＨｚ帯アンプ、ダブラーを経て、上の基板に上がり、４ＧＨｚのアンプが左の放熱器つきのユニットで、その出力がＤＢＭ（ＷＪ-Ｇ１）に入力されるという按配です。８５６８ＡのＴＧ時代の遺物を使いまわしています。
直結レベル、ＩＦフィードスルー＆残留雑音①
直結レベル、ＩＦフィードスルー＆残留雑音②
上図はフィードスルー（残留雑音）とＴＧのスペアナ直結レベルの平坦性を見たものです。①/②は４ＧＨｚのアンプの有/無の差です。①だとレベル平坦性は高いのですが、残留雑音が②に比べて４～６ｄＢ上がっています。平坦性の高いのは、ダウンコンバージョン用ＤＢＭを入力飽和領域で使っているためです。０ｄＢｍ以上のＲＦ入力で使っています。それでも、１ＭＨｚのＲＢＷで８０ｄＢのダイナミックレンジが確保できています。下図に見るように、ＲＢＷが小さいと１００ｄＢ近いダイナミックレンジを実現できます。②でも、５００ＭＨｚ以下の周波数ではレベル平坦性は良好なので、これでもいいかなぁとは思います。ですが一応、ここでは①としておきます。
さて今度はＲＢＷ＝３ＭＨｚの場合ですが、今度はＩＦ系統が４０６６ＭＨｚに切り替わるようです。なので、ＶＣＯの周波数は２０３３ＭＨｚになり、Ｒｅｆ＝１０ＭＨｚ、Ｎ＝２０３．３、ＭＯＤ＝１０、ＦＲＡＣ＝３でＯＫです
で、ここは周波数を追い込む必要は殆どないようです。バカチョンに作成可能です。あとは、プログラムでスイッチ検出を行い、それによって、ＩＦ＝４０６０．６９ＭＨｚと４０６６ＭＨｚを切り替えられるようにすれば終わりです。
ここで、ＳＳＢフィルタ以外にも少しＤＵＴの測定例を載せておきましょう。
９０ＭＨｚのジャンクフィルタ特性（広帯域）
１０．７ＭＨｚのジャンクフィルタ特性
４５５ｋＨｚのＳＳＢフィルタ特性
自作ＬＰＦの特性
狭い帯域ではフィードスルーも十分取れていてびっくりするようなダイナミックレンジが得られます。正直、ここまで来るとは思いませんでした。ＷＪのアンプのバックアイソレーションと８ｄＢのＡＴＴ、ダウンコンバージョン用ＤＢＭとスペアナ内バッファのアイソレーションが加わるので、かなり稼げたのではないかと思います。ＷＪの製品がかなり稼いでいるのですが、これをバラック部品で組んだら、ここまで行かないかもしれません。ＡＭＰとＡＴＴを何段か重ねる必要があるかもしれません。
さて、こんな感じでまとめようかと思ったのですが、なんせ、１ｓｔＬＯ用アイソレーションアンプとダウンコンバージョンミクサーのＦ特性が問題として残ってしまいました。実は、以下のように、６ＧＨｚまで動作可能なアンプとＤＢＭを用意してあります。 これで、ＴＧによる測定帯域を２ＧＨ+＠まで拡張できるはずです。ｚ
６ＧＨｚのＤＢＭ（左）とアンプ（右）
しかし、良く考えると、私の当面のアクティビティでは、２ＧＨｚまでのＴＧは不要で、せいぜい５００ＭＨｚもあれば十分です。Ｆ特で困ったら、 ＰＣスペアナ/ＴＧでも測る事はできるので、２ＧＨｚ以上のＦ特性の要求が出てきたら、換装しようかなんてズボラ根性が出てきました。こうなると
もうダメで、飽き飽き病が発症しちまいました。早く真空管ＵＰＣ機が弄りたいので、そわそわしています。あとは、ＴＧネタではあるのですが、ＹＴＯの
ＰＬＬ化とかにもむずむずし始めたし・・・・まったく難儀な性格ですねぇ（笑）。ということで、ひとまず、この記事に区切りをつけることにします。
以前の ＨＰ８６５８Ａ用ＴＧはかなりの「出来損ない」でしたが、今回は少し格上げして、「実用品」と言ってもいいかもしれません。アンプ達を換装して、もし、Ｆ 特性が３ＧＨｚとかまで到達したら「秀逸」でしょうが、振幅補正回路（ＡＬＣ）や補正プログラムがないと、なかなかそこまでの点はもらえそうにはありませんね（笑）。