HPの更新をサボっていたのですが、そろそろ再開しようと思います。２０２５年の夏頃に、現用中のこれが、あまりにも中身が乱雑すぎて、メンテナンスがやりにくいと感じていたので、メンテナンス中でも稼働できるスペア機を作ろうとこのプロジェクトをスタートさせました。

　まずは、基本となる構成を考えないといけません。とはいっても、前作と大幅に構成を変えると、トラブル続きで完成が覚束なくなるのを避けたいので、前例踏襲にします。簡単に言うと、Low　IF　のDSP処理部とアップコンバージョンのアナログ部の組み合わせということになります。私の能力ではFPGAを用いたダイレクトサンプリングのTRXを作るのは夢のまた夢です。

　だからといって、ここに示すようなマイコン内蔵A/D＆D/Aでは、分解能が１２ビットなので形だけダイレクトサンプル方式としても、高い無線特性は望めないということになります。、無線機に要求される特性を満足して、実用に耐えうる器機を作ろうとすると、しっかりとしたルーフィングフィルタを有するＬｏｗ－ＩＦ ＆ Ｕｐ-Ｃｏｎｖｅｒｓｉｏｎ方式になったというのが本音です。

　さて、いつもの御託を並べていると先に進まないので、日記風ではありますが、ＸでのＵＰ内容を元に記述しておこうと思います。これもいつも書いていますが、本記事は、日記なので、あまり詳しい回路図は載せる気はありません。ブロックダイヤグラムから、なんとなく様子を感じ取ってください（大笑）。

　さて、　アップコンバージョン方式だと、ルーフィングフィルタが重要になってきます。Low-IF信号のイメージを抑圧し、更にはRX時はDSP処理なるがゆえに強烈な妨害信号で飽和してしまうのを守り、TXにおいてはDSP特有の微小スプリアスを抑圧する必要があります。ここには、歪の発生の少ないパッシブ素子で構成された「帯域制限フィルタ」が必要になります。もし、ルーフィングフィルタが無いダイレクトサンプリング方式の場合、それがたとえ１６ビットの処理系を持っていても、設計には細心の注意が要るのだろうと思います。

　以前のSD-TRXには、大昔の確か米国のアナログFMを用いた移動通信用第一IFフィルタ（池田電子で入手）を使っていましたが、そろそろ在庫も尽きてきたので、他のクリスタルフィルタをジャンク箱から引っ掻き回して探し出しました。

５８．０９５MHｚのＭＣＦ型クリスタルフィルタ素子

　偶然、見つかったのが上記のフィルタです。５８ＭＨｚというと大昔のアナログＴＶの第一ＩＦ周波数が５８．７５ＭＨｚだったと思いますが、どうもその周波数とは離れています。なので、特注品なのかもしれません。日米商事で入手した覚えがありますが、今となってはその素性は全く解りません。これをフィルタとして組んでみます。

　まずは、これをMCFと仮定して、昔の４５MHｚのＭＣＦで上手くいった共振回路で整合する方法を考えます。

バラックセットで組んでみる

　ラフにくみ上げてしまって、こんなやり方では特性が出るのかしらと思いつつ、早速みてみると

帯域特性を見てみる

　あれま、上記のように帯域は１５～１７kHzとなっていて、それも極めて平坦な仕上がりです。これって、素性はまったくわかりませんが、帯域幅からみてFM用？フィルタなのかもしれません。これはラッキーです。今回、想定しているルーフィングフィルタにぴったりのブツです。但し、この構成だけでは、Low-IFのイメージを切るのには充分ではありません。

　Low-IF方式の周波数をどのあたりに取るか？？？ですが、以前のオールバンドTRXは２４ｋHzで、処理系は９６ｋｓｐｓでした。その設定を踏襲すると、このフィルタ上で周波数UP/DOWNのためのキャリアの位置は２４ｋHz離れ、イメージ周波数は４８ｋHz離れということになります。なので、このフィルタだけでは、全然減衰量が足りないということになります。

フィルタ２段重ねの図

　ということで、同じフィルタを２組作って、単純にシリーズ接続してみることにしました。無線機としてくみ上げるときはこのようにシリーズ接続をするわけでもなく、TX/RX共にフィルタ（２素子）の間にアンプを挟み込む構造になります。　なにはともあれ、このフィルタの特性を以下に示します。

２段にシリーズ接続したの図

　上図をみると、３０ｋHz離れで７０ｄB以上の減衰量になりますので、UP/DOWN用キャリアも充分に抑圧できそうです。ＩＦ周波数が３０ｋHｚ離れのＩＦ処理だＤＳＰのサンプリング周波数は１２０ｋｓｐｓになります。これだと、ＤＳＰの処理速度が気になりますが、ＪＦ３ＨＺＢさんの発表されているＳＤＲモジュールでは、ＥＳＰ３２－Ｓ３で１２０ｋｓｐｓで、あれだけ高度処理をこなしているのですから、まぁ、ＰＷＺの行う処理ごときは余裕で実行できるとは思います（大笑）。

　また、よく考えると、ＵＰ／ＤＯＷＮ用のミクサーも平衡型の物を用いれば、キャリアサプレッションは３０ｄＢくらいは取れるでしょうから、場合によったら、９６ｋｓｐｓでＩＦが２４ｋＨｚでもまったく問題がない・・・ということになるかもしれません。このあたりは、いつでも変更できるので、追って決定したいと思います。

　いずれにしても、このルーフィングの目途が立ったので、この先を続けることが出来そうです。

　おっと、始めの戯言が長かったので、ここらで一回中断いたします。

＜ディジタル処理基板の作成・特性取得～全体構成＞　【2026.4.10】

　まずは、いつものごとくLow IF処理とそれをルーフィングフィルタ周波数にUｐ/Ｄｎするディジタル処理基板（Q-MOD/DEMO）について書いておきます。ここは本音のところあまり公開したくない、良い特性が得られなかった記述もありますが、後々参考になることもあるかもしれませんので、恥を忍んで残しておきます。

　



DSP処理基板

　久々のKiCADを使ってDSP処理基板を作ってみました。これは２CHのADC入力とDAC出力について、アナログのセレクタでTX/RXを切り替えられるように作ってみたものです。回路図の基本は、これもJF3HZBさんのモジュールを参考にしてPWZ流にモディファイしています。

Quadrature　DEMO（左）/MOD(右）

　上図は直交変調器と復調器です。右はMODで左がDEMOですね。いずれも超高速動作のFF（７４AUP1G79/80）の９０度位相回路を使いました。この時点では、Q-MOD/DEMO用の９０度位相器は、この方法が私にとって一番使いやすく、特性がしっかりしていたからです。

　肝心のMOD/DEMOのいずれも高速動作の７４CBTLV３２５３を使っています。ルーフィングフィルタの周波数が５８MHｚ帯ですからＦＦは２３２ＭＨｚ、３２５３が５８ＭＨｚでも動作しないと直交Up/Dnコンバータを構成できませんが、なんとか各ＩＣの動作周波数内に収まることになります。

　しかし、今更のように基板を見てみると、ずいぶんおおらかに余裕たっぷりに作ってあります。まだ、基板レイアウトに慣れていないので仕方がありません（大笑）。

　これらを実験するために、以下のようにシャーシ内に固定することにしました。

実験用シャーシ

　TRXに纏めていくうえで、各基板が固定されていないと、デバッグ、調整のさなかにショート事故のような、再起不能なアクシデントに見舞われることを避けるためです。以前にJF3HZB方式SDR基板の評価にも使ったもので、なにやら当時のスイッチやVRがついていますが、これは評価をする時に一次的に再利用できるでしょう。

　さて、ここで、この項の冒頭に述べた「特性が良くない」事例を挙げておきましょう。

スプリアスだらけの復調波形

　いきなりですが、これはCPU基板とDEM基板を用いて５８MHｚの－８０ｄＢｍのキャリアを復調したものです。Fsは９６ｋｓｐｓでした。なんだか、受信なのに２５０Hz？おきに変なスプリアスが見えます。これは信号がなくても残存していて、いろいろ調査をしても、CPU基板から発生しているように思えます。というのも、

入力無し、ローカルも外した時の復調？波形

　入力信号とローカルを切ってもこのようにノイズが残っています。う～～ん、これでは厳しく、感度が劣化しちまいます。このスプリアスみたいな雑音はCPU基板で発生していることになるので、ここまで酷いと、このCPU基板は使うのを諦めないといけないようです。

　CPU基板はあまり考えないで信号線を引き回していたので、どこからかノイズを引っ張り込んでいるか、発生させているか、なので本来は慎重に原因究明をしなければいけないのですが、ここは時間がないので非常手段に訴えてしまいます。

　それは、とりあえず、実績のあるＣＰＵ基板というかモジュールに取り替えてしまうことです。ということで、これのCPUモジュールを一時的に拝借してしまい、当面の間このプロジェクトで使用することにします。

実験基板に収まったCPUモジュール

　この実験基板で基本的な特性を見ておきます。まずは、受信特性です。

５８MHｚのＩＦ帯キャリアを受信の様子

　入力は５８MHｚの－１００ｄＢｍの様子です。すっかり変なスプリアスは影を潜めていい感じで復調されていますね。ＣＰＵ以外の条件は先の例と同じです。次に、基本的な送信スペクトラムを見ます。

送信２-トーンスペクトラム

　Low-IFの２４KHzで２－トーンを発生させてみました。高域にざわつきが見られますが、これは５８MHｚのルーフィングフィルタでバッサリ切れますから全く気にする必要はありません。キャリアサプレッションもサイドバンドサプレッションもまったく問題ありません。何度も書きますが、アナログ時代はえらい苦労をしたのに、ディジタルだと全く気にする必要がないのは良いことです。これで当面は安心して実験ができそうです。

　さて、この辺で今後の見通しを示しておきましょう。以下に想定される本機のブロックダイヤグラムを載せておきます。

TRXのブロックダイヤグラム

　構成的には、前作の改造版にほぼそっくりです。周波数関係や使用するデバイスは前作とは異なる形になりますが、それらについては次回以降に述べて行きます。