全体構成
| 極座標変調について 【2022.5.9】 |
Teensy4.0のSDRを弄っていて、I/Q MODの構成法に満足できずに悶々としていたところ、以前からFace Bookでお世話になっている方のこのHPを見て、この変調法を理解して実際に作ってみたく思いました。その名は極座標変調といって、昨今話題のµSDXにも採用されています。
詳細は、こちらのHPに纏っているので、そちらを参照してください。要するに、変調信号をI/Qに分離し、その位相成分と振幅成分を計算したうえで、被変調波であるキャリアをそれぞれ位相/振幅変調してあげれば、ダイレクトに目的のRF信号が生成できるというものです。考えてみれば、これは極めて合理的な変調方法で、バランスドモジュレータなんぞという、神経質なアナログ回路を用いなくてもSSBが生成できるので、旨く構成すれば、回路規模を大幅に低減できます。
私の着目したのはその実現特性で、普通に作ってキャリアサプレッションもサイドバンドサプレッションも良好な値（-60ｄBC以下）が得られます。また、IMDも注意して作れば最終段で-40ｄBといったような普通に良好な値を得ることができます。これはQSEタイプのSD-TXに同じことをやろうとするとかなり難しいので、この点はかなり「そそられる」アドバンテージだと思います。
µSDXもそういった点を考慮して、この変調方式を採用したのだと推測できます。ただ、µSDXの一番すごいところは、DSP処理に普通のAVRを用いてこの極座標変調を実現しているところで、限られた処理能力のなかで、良くもここまで構成できたものだと本当に驚いてしまいます。なので、その驚きの一部でもを自分でも実感したいので、こちらの情報を頼りに再現してみたいと思いました。もちろん、今後のSDR遊びにおいて「引き出し」が増えるだろうという期待も大きいです。
前置きが長いですが、今回もツイッターでつぶやいていた内容を記憶メモとして残しておくことが主眼ですので、以降、詳細な説明は端折って、結果のみを書いておくことにします（お前のHPはいつもそうだな・・・と思われているかもしれませんが：大笑）。
まずは、いろいろ実験しながら進めて行くのでそのプラットフォームを決めないといけません。下記の図で全体の構成図を示しておきます。以降、各処理について述べますが、ベースはこの全体構成があることを念頭においてください。なお、これは殆どオリジナルの回路構成と同一となります。
全体構成
オリジナルの処理系ではTeensy3.6を採用されていますが、追試しようと考えていた頃は、半導体不足？のあおりを受けて、T3.6は全く市中在庫がありませんでした。なので、仕方なくクロックの遅いTeensy3.5を選ばざるを得ませんでした。
Teensy3.5の実験プラットフォーム（といった大げさなものでもないが）
余談ですが、今、ＰＪＲＣのサイトをみたら、Ｔｅｅｎｓｙシリーズのほぼ全品種がOut of Stockになっています。以前はＴ４．０は潤沢にあるよとアナウンスしてきたのが、ここにきて一気に蒸発しています。うーーん、去年の段階でＴ４とＴ４．１を早めに買い増ししておいて良かった。
ところでＴ３．５のクロックは３．６の１８０ＭＨｚに対して１２０ＭＨｚですが、もし、処理能力が足りなくなったら、いろいろ工夫しないといけないかもしれません。まずは、信号を取り込む処理から始めて見ます。なお、サンプリング周波数を２０ｋＨｚに取って、T3.5の内臓A/Dで５０µＳ毎に信号をサンプルします。
三角波の取り込み
三角波をT3.5のA/Dに入力して、単にサンプル結果を内臓Ｄ／Ａに吐き出させたのが上図です。以降の処理において、その処理コードは、オリジナルのＨＰからそのままデッドコピーさせていただいたことをお断りしておきます。様子をみると、この程度のサンプリング周波数では、Ａ／Ｄ Ｄ／Ａ共に問題無く動いています。Ａ／Ｄの分解能は１０ビット相当です。このＴｅｅｎｓｙ3.5にはＤ／Ａがついているので、処理した結果を吐き出すことで、デバッグが簡単になります。これはＤＳＰ初心者にはかなり助かります。何せ、実際の動作の結果を目で見て確認できるからです。
お決まりのヒルベルトフィルタでＩ／Ｑ分離
さて、ここからＤＳＰの処理を始めます。入力された信号をヒルベルトフィルタに通過させて、Ｉ／Ｑ分離させて見ます。このフィルタは±４５度の位相差を生成するタイプとの事です。いつもみるような９０度位相差のＩ／Ｑ信号が生成されます。入力は１ｋＨｚで５０µＳ毎のサンプルですから３６０度で２０ポイントのサンプル数となって、随分とカクカクした波形になりますね（笑）。
それはともかく、ヒルベルトフィルタは１００次相当で、I/Q二本の処理になります。これはTeensy3シリーズでは結構時間の掛かる処理なので、このあとの処理にどれくらい余裕があるのか調べて見ます。
クロックが120ＭＨｚの場合の処理時間
この図はＴｅｅｎｓｙ３．５の標準的なクロックである１２０ＭＨｚを採用した場合の処理の様子です。赤紫の階段状波形は前の図のヒルベルトフィルタを通過した信号で、階段の幅は５０µＳです。一方、黄色はＨレベルの間が処理時間を示しています。ＤＳＰ処理は５０μＳのサンプル間隔の間に全て終了しなければなりませんが、ヒルベルトフィルタの処理だけで、３４µSと７０％近くの時間を消費してしまっています。このあとの位相、振幅の計算、位相（変化）情報の書込み、振幅情報の出力と続く処理を考えると、心もとないですね。
処理時間がかかって、サンプリング間隔内に信号処理が完了しない最悪の場合は、ヒルベルトフィルタ（要はFIR）の高速化（処理最適化）で逃げようと思っていますが、いけるところまでオリジナルの処理を踏襲することにします。
まずは位相変化情報（要は周波数になります）をDDSに書き込むのに掛かる時間を測ってみることにします。
AD9851書き込み時間
上図はノイジーですがAD9851への周波数書き込み時間を測っています。黄色はデータで赤紫はStrobe信号です。このAD9851の書き込みのライブラリはオリジナルサイトの指示通り、GitHubから持ってきていますが、別に難しくないので、自作も可能でしょう。これもオリジナルサイトのアイデアですが、digitalWriteでポートを動作させるのですが、これをdigitalWriteFastに書き換えています。これにより、１周波数の書き込みあたり７µS掛かることが解ります。先のクロック１２０MHｚでは周波数を書き込む時間を確保すると、残りは数µＳしかなく、処理の完遂に自信が持てなくなります。
そこで、奥の手を繰り出すことにしましょう。そう、オーバークロックです。なんと、Teensyduinoには掟破りのオーバークロック機能が備わっているのです。この機能によって、タイミング関係が変化する部分も補正されるので、Ｓｅｒｉａｌ通信やタイミングに関わる命令も全て補正されるようなので、動作に不安がありません。
で、１２０ＭＨｚから４８ＭＨｚアップ（４０％増速）の１６８ＭＨｚを選んで動作させてみます。
オーバークロック時のヒルベルトフィルタの動作
この図は先の１００次のヒルベルトフィルタを２本動かした場合の様子を示します。オーバークロックによって、処理時間は３４µSから２５．６µSと２５％の増速ができました。クロックアップの４０％増しに比べて、改善量が少ないですが、ま、残り時間が２４µSとなって、先のDDS書き込みも高速化されることを考えると、残った処理に対して余裕が出来ました。
T3.5とAD9851の様子
これは、DDSを接続して、まずは位相変化分（要は周波数）の変調する最小構成です。位相は
θ＝ａｒｃｔａｎ（Ｉ 、Ｑ）
で求められます。これが５０µＳ毎にサンプリングされるので、Tsをサンプリング間隔（＝50µS）として
F=Δθ/（Ts・2π）＝（ａｒｃｔａｎ（Ｉn+1 , Qn+1)-ａｒｃｔａｎ（Ｉn , Qn)）/（Ts・2π）
なる周波数をサンプリング毎に書き込めば、位相変化を周波数として表現できることになります。もちろん、これはキャリア周波数Ｆｃに加算されてＤＤＳに書き込むことになりますね。そうそう、この場合、キャリアに加算でUSB、減算でLSBを発生させられるのは感覚的にも良くわかります。
このようにして、入力信号の２-トーン（若干のレベル偏差あり）をＡ／Ｄ変換して、Ｉ／Ｑ分離して、上記の演算を行ってＤＤＳに書き込んで、その出力信号のスペクトラムを見たのが以下の図です。
位相変化分で変調したスペクトラム
このスペクトラムはSSB-２トーンの持つ振幅情報が全て欠落していて一定振幅の見た目はキャリアと同じ波形で、位相変化（周波数）変調のみ受けている形になりますね。要は真っ当なSSB-２トーン信号をリミッターに通過させるとこんな感じになって、めちゃくちゃスペクトラムが広がります。さすがにこれを復調すると歪が多く、もとよりこれでは送信することはできません。
ということで、この信号に振幅変調を掛けることになります。I/Q信号の振幅は√（In^2+Qn^2)ですから、単純にこれを計算して、先の位相変化（周波数）変調信号に乗算してあげればいいわけです。この手段はいくつか考えられますが、まずは、オリジナル通り、PWM信号でスイッチングFETのドレインを振ってAM変調を掛けることにしてみます。
PWMでドレイン変調を行う構成
上図はDDSの出力信号を矩形に整形する７４ＨＣ００と終段ＦＥＴ、並びにＬＰＦ（上の基板）とＦＥＴをドレイン変調させるためのＰＷＭから電流制御するための変換回路とＰＷＭクロック抑圧のＬＰＦ（下の基板）です。これらはオリジナル回路と殆ど変わっていません。ただ、ＤＤＳから矩形波に変換するときの７４ＨＣ００入力にＤＣバイアスのオフセットを掛けたり、ＦＥＴのＧａｔｅ電圧を上げるためにＶｄｄを６～７Ｖまで変化させる細工が施されていますが。
言い忘れましたが、ＦＥＴの動作は効率重視のＥクラスです。いまや、非線形動作の代表例のようになっているようですね。８０％以上の電力効率が得られますから、非線形でいいパワーアンプには持ってこいなおでしょう。
Ｅクラスの動作にはＬＰＦが大切と聞きました。なので、まずは、LPF単体の特性を測ってみます。これも定数はオリジナルサイトを参照していますが、第二高調波を抑圧するディップ点の微調整を実施した以外はそのまま使っています。
E-クラス用LPFの様子
上記の構成で先の位相変調信号を振幅変調した結果が以下の通りとなります。
極座標変調による２-トーンSSB波形（時間軸）
赤紫が２トーンのAudio信号をI/Q分離後、√（In^2+Qn^2）を計算した振幅成分になります。これで先のこの図に振幅変調を掛けた形が黄色い波形で極座標変調された２-ト―ン信号の時間波形です。これは、このHPでも良く見かける波形ですね。このスペクトル波形は以下のようになります。
極座標変調による２-トーンSSB波形（周波数軸）
これを見ると、大きく広がっていた高調波成分が抑圧されて、とりあえずSSBのスペクトラムに近づいて来ます。IMD3は-40ｄB程度と、まぁ、SSBとしては良好な部類ですが、ちょっと高調波のレベルの収束傾向がなだらかで、これは気になるところです。
なお、この出力は先の時間波形でわかるとおり、PEPで５．７Wとなっています。入力は１２V０．２９Aなので効率は８２％というところでしょうか？効率がかなり良好なのはこのEクラス動作の素晴らしいところですね。
キャリア/逆サイドサプレッション
上図はシングルトーンの様子です。２-トーンのように位相が１８０度一気に飛んでしまうことがないので、サイドバンドの広がりはまったくありません。真ん中のキャリアはLSBに対して－６７ｄBも減衰しています。逆サイドバンドに関しては－７０ｄB以下と申し分ない特性になります。以前、実験していたQSEに比べて、かなり良好な特性であるということができますね。この点は極座標変調方式の大きなメリットということができます。
実験系の全景
最後に実験系を以下に示しておきます。今後、何かあった際に極座標変調の検討を継続することがあるかもしれないので、そうなったらいつでも再開できるようにしておきます。これで、SDRの「引き出し」が一つ増えた気がして楽しいですね。（続く）
＜DDSの振幅変調機能を用いた極座標変調＞ 【2022.5.27】
いやー、前回の極座標変調のネタはアクセスが激減でした。みなさん、ＳＤＲの「動作」の中身には関心が薄いようで、ＳＤＲといったら、綺麗な基板と見栄えのするディスプレイがないと、見る気はせんわ!といったところでしょうか？そうなると今回は更に閲覧が減ることを覚悟しておきますか（苦笑）。ま、ここはＰＷＺのメモページですからそんなことを書いても詮無いことですけど（笑）。
実は、極座標変調の動作を理解したいと思って、一連の実験をやっていたのですが、やっている途中でちょっとアイデアがひらめいたのです。それは、私のお気に入り？のＤＤＳである、ＡＤ９９５Ｘの振幅変調機能を使って振幅成分の再生ができないかな？ということです。ＡＤ９９５ＸはＡＭ変調を掛けることが容易にできるので、これでＰＷＭによるＥクラスアンプを振幅変調する方式を代替できないかと思いついたのです。
しかしながら、この考え方はとっくに実験された後だったことが解りました。ＪＦ３ＨＺＢさんのブログにまじ、そのまま掲載されていました。これを見つけた時は、「うーーん、この程度の事は、先人がとっくに実験してしまっているのだなぁ」とちょいと気落ちしたのですが、ま、どんな特性になるのだろうかと興味が尽きなかったので、ＰＷＺ流に実現して、その特性を探ることにしました。
ということで、以下に実験系を示します。
ＤＤＳの振幅変調機能を用いた極座標変調の実験系
といっても、今までAD9851につながっていた４本の制御線を以前に基板を作ったAD9952モジュールに接続しただけです。周波数データと振幅データはいずれもシリアル信号でAD9952に転送します。まず周波数データですが、私の作ったＥＦ_AD995ｘ.ｈ/cppというファイルでdigitalWrireFast命令を使って周波数を書き込むのに１１μＳ、振幅データの書き込みに６μＳで合計１７µＳ掛かることになりました。書き込み以外の処理は以前のＡＤ９８５１を使った場合の２５µＳと同等ですから、トータルで４２µＳとなんとかサンプリング間隔の５０µＳ以内に処理を終えることが出来そうです。以前と同じように、Teensy3.5のOverclock（168MHｚ）で対処できるはずです。
ＡＤ９９５２の振幅のステップ変化
ＡＤ９９５２の出力信号をサインウェーブでＡＭ変調
上図はさっそくＡＤ９９５２を振幅変調した様子です。上段は８％の振幅と１００％の振幅の繰り返しです。しっかり変調が掛かっていますね。下段は正弦波でAM変調した結果です。要は５０µS毎に正弦波をサンプリングしてその振幅情報をAD8852に吐き出しているだけです。このスペクトラムは以下の通りとなります。
AD9952DDSによるAM変調のスペクトラム
この図は先の１００％AM変調信号のスペクトラムで、キャリアとサイドバンドは－６ｄBなので、１００％変調となりますね。サイドバンドの高調波成分は比較的少な目ですが、なぜか５倍の成分が若干大き目なのは少し気になるところです。
さて、このように基本的なところが確認できたので、SSBを生成するために２－Tｏｎｅ信号の位相変化成分で変調した信号に対して2－Ｔｏｎｅの振幅成分を計算して、これをＤＤＳに転送して振幅変調します。冒頭のブロック図のうち、√（Ｉ＾２＋Ｑ＾２）によって位相変化成分で変調された定振幅の信号に振幅変化を再現させることになります。
SSB ２－ｔｏｎｅ波形の様子
上図は先に述べた処理を行って、ＳＳＢを生成した様子です。ＡＤ９９５２ＤＤＳから吐き出された信号は50µＳ毎にサンプリングされるので、その振幅成分が階段状になります。これは、ＡＤ９９５２ＤＤＳの振幅変調処理において、Ｄ／Ａのオーバーサンプル処理も、フィルタリング処理も行っていないので、当然のことながら、ＲＦスペクトラムには「Ｆｓ折り返し」のスプリアスが出てしまいます。この場合、ナイキスト周波数（２５ｋHz）で折り返される信号成分を見たのが以下の図です。
AD9952DDSによる振幅変調を行った場合の折り返しのスペクトラム
これを見ると、ゼロ次ホールドによる減衰が少しあるため、主波に対して-35ｄBくらいのスプリアスになっています。この帯域はRFのパッシブBPFでは抑圧できませんので、なんらかのディジタルorアナログ処理が必要になります。これには、Ａｕｄｉｏ ＣＯＲＤＥＣのようにDDSに書き込むデータをオーバーサンプルして、スプリアスを遠ざけることで、さらにきついゼロ次ホールド効果を見舞わせて、あと１５ｄB程度を稼ぐ方法です。ただ、DDSへの書き込みスピードは、先に述べたように、オーバーサンプルできるような余裕は全くないので、この方法は採用できません。
この実験の先駆者であるJF3HZB上保さんもこの点を指摘されていて、高速書き込みのDDSならスプリアスの低減が可能であることをコメントされています。しかしながら、今回の私の実験では、手元にあるAD9952を簡単に料理してどこまでいけるか見たのであって、このSSB生成手段は確認のみに留めておこうと思います。
シングルトーンのスペクトラム
最後にシングルトーンのスペクトラムも示しておきます。キャリアは７．１MHｚでＬＳＢ変調です。キャリア抑圧が－６２．５ｄBで逆サイドは見えません。LSBの二次の高調波は－６２．５ｄBで見えますね。シングルトーンだと、位相変化のジャンプがないので、ＳＳＢ２－ｔｏｎｅのような多くのサイドバンドが見えません。スペクトラムのきれいな様子は、以前のＡＤ９８５１ＤＤＳとＦＥＴによるＥ－クラスアンプにＰＷＭで変調を掛ける検討と同じですね。
ここまで一通りＤＤＳによる振幅変調の方法を書いてきました。前回の稿と合わせて、極座標変調を理解するためにいろいろ実験した結果のメモに過ぎませんが、ＤＳＰ処理の引き出しが一つ増えた感じがして、基本的には満足しています。